描述了靈活的并且硬件效率較高的ＬＤＰＣ解碼器。利用小于用于控制解碼過程的碼結構的全部并行度的并行度級別實現所述解碼器。每個用于描述碼結構的相對簡單控制碼命令能被存儲并被執行多次以完成碼字解碼。使用相同控制碼指令組來支持不同的碼字長度，但...

接收機（１０６）包括ｔｕｒｂｏ解碼器（１２４）和解穿孔模塊（１２２），將解穿孔模塊（１２２）配置為使ｔｕｒｂｏ解碼器有選擇地運行在對稱碼速率（例如，１／３或者１／４）和非對稱碼速率（例如，２／３）下。接收機還包括將ＬＬＲ值提供給解穿孔模...

當按下一按鍵時，驅動第一電流穿過從第一共同節點、穿過按鍵矩陣且到第二共同節點的第一電流路徑。對所述第一電流路徑的電阻進行第一測量。接著，驅動第二電流穿過從所述第二共同節點、穿過所述按鍵矩陣且到所述第一共同節點的第二電流路徑。對所述第二電...

一種對編碼器輸出并通過信道傳輸的序列信號進行解碼的系統，所述編碼器輸出由具有塊長度Ｔ的格子所表示，其特征在于所述系統包括： 第一裝置，用于Ｖｉｔｅｒｂｉ解碼在通過所述格子正向迭代期間通過所述信道接收到的所述序列信號，所述第一裝置通...

一種用來在通信裝置自適應地校正強加到信號上的直流偏移誤差的方法和裝置。本發明包括反饋環路校正電路（１２２）和用于測量和減小由發送數字－模擬變換器（ＤＡＣ）（１０２）強加在模擬發送信號上的直流偏移誤差的方法。用數字反饋環路來在發送之前從模...

本發明為實現特定應用下Ｔｕｒｂｏ編碼的新穎改進技術或者迭代編碼技術。根據本發明的一個實施例，通過利用ＰＮ狀態生成器生成存儲器地址來實現交織。數據被順序寫入存儲器并隨后利用ＰＮ狀態生成器定義的地址讀取。為了去交織，利用ＰＮ狀態生成器指定的...

使用最大后驗概率（ＭＡＰ）解碼技術對編碼信號進行解碼。多個ＭＡＰ引擎（１０４）每個都對碼元估值幀（１００）的不同相應部分（１０２）進行解碼。把每個部分的尾部（１０３）解碼為用于毗連ＭＡＰ引擎（１０４）的初始值（１０５）。輸出軟（或硬）判...

本發明提供一種交織器中地址產生的新穎和改進的方法和裝置。根據本發明的一個實施例，使用隨機地址段（１０８）和位倒置地址段（１０６）來產生地址。由首先產生的兩順序的候選位交織段選擇位交織器段。當第一位交織段產生大于最大地址的地址時，第二位交...

一種裝置，用于對根據多分量編碼方案編碼的信號分組的序列進行迭代解碼。所述裝置包括多個解碼器（６８、７０），每個解碼器在信號分組中的一個信號分組上執行相應的不同解碼方法，致使多個解碼器基本上同時操作。如果到達最大迭代次數預定門限值，或如果...

一種利用線性同余序列的ｔｕｒｂｏ碼交織器（１００），可以用作ｔｕｒｂｏ編碼器（１０）中的兩維交織器（１６），ｔｕｒｂｏ編碼器包括第一和第二組成部分編碼器（１２，１４）。交織器（１６）和第一編碼器（１２）各被配置成接收輸入位。第一編碼器（...

用于對在通信系統中的經交錯信息位的幀進行解碼的一種方法和設備，其中，可以在解碼現場處接收到在幀中的所有位之前開始對經交錯信息位的幀進行解碼。經交錯信息位的幀具有幀開始時間和幀結束時間。幀還包括第一部分分段，它具有與幀開始時間相同的開始時...

本發明揭示一種在Ｖｉｔｅｒｂｉ算法實施方案中作相加－比較－選擇（ＡＣＳ）蝶形操作的系統，包括：存貯多個源狀態量度的第一存儲單元（１４５）；根據奇偶數時鐘循環可在第一與第二操作路徑之間作選擇的復用器（６７０）；對每個源狀態量度計算目標狀態...

一種改進在時隙模式通信系統中使用的卷積編碼器性能的方法和設備。在傳統時隙模式通信系統中，由基站發送連續卷積編碼符號流。包含對符號流進行周期性譯碼的卷積譯碼器的遠程單元在活動和非活動狀態間轉移。當在非活動狀態中時遠程單元遺失一部分連續符號...

一種用于計算ｔｕｒｂｏ解碼器的軟判決輸入度量的方法和裝置，包括與８相移鍵控（８ＰＳＫ）調制和１６正交調幅（１６ＱＡＭ）相關聯的電路。在兩個實現中，把編碼符號上的對數似然比（ＬＬＲ）度量估計為各種常數值與所解調的軟判決的同相和正交分量的各...

揭示了用于在通信系統中穿孔碼元的技術。對具有Ｎ個碼元容量的幀接收Ｓ個碼元，Ｓ大于Ｎ。需要穿孔Ｐ個碼元使得余下的碼元能適合于該幀。根據Ｓ和Ｐ計算若干穿孔間距，Ｄ１至ＤＮ。對每個計算出的穿孔間距確定某一碼元穿孔數。然后分別以間距Ｄ１至ＤＮ進...

本發明揭示一種能夠在存儲器中有效讀取并存儲狀態量度的方法和設備以提高高速ＡＣＳ維特比譯碼器的性能。該方法包括應用定址方案在處理周期中確定源狀態量度的地址位置。在處理周期中從那些地址位置讀取源狀態量度并把它們應用到維特比算法實現的相加－比...

一種方法和設備包括提供以并行處理方式對在發射機中通過ＳＣＣ或ｔｕｒｂｏ碼編碼的數據符號進行解碼的能力。知道了編碼方法接收機就可從表６００重新配置數據符號的選擇以適應合適的解碼過程。對多個數據符號Ｘｉ、Ｙｉ和Ｗｉ的若干數據符號初始確定數據...

利用單環路或ＭＡＳＨ結構的一種帶通∑ΔＡＤＣ，其中，將諧振器實現成延遲單元諧振器，基于延遲元件的諧振器，前向歐拉諧振器，雙通路交錯諧振器，或四路交錯諧振器。可用模擬電路技術，例如有源ＲＣ，ｇｍ－Ｃ，ＭＯＳＦＥＴ－Ｃ，開關電容器，或開關電...

提供了一種用于通信系統中信號的有效處理的方法和裝置。用于發送信號的處理可包括以編碼速率１／Ｒ對數據塊進行編碼。該編碼為每塊數據中的每個數據比特產生Ｒ個數據碼元。ＲＡＭ塊（２９９，６００）被分區成多個ＲＡＭ塊以允許同時讀取來自多個ＲＡＭ...

有效編碼線性成塊碼的方法和裝置使用包括一組激勵響應的查找表，通過并行地編碼而支持更快的性能。其優點包括在現有的方案中所缺乏的可伸縮性。