本發(fā)明揭示一種區(qū)域陣列封裝，其包括復數(shù)個未用作電連接器的焊錫球。這些未連接的焊錫球或“虛設球”為連接至帶電引腳的焊錫球提供保護，因此會提高區(qū)域陣列封裝的可靠性。所述虛設球可設置于角落處、沿對角線設置或者設置于區(qū)域陣列封裝上的其他高應力位...

一種在分立管心上制造模擬和數(shù)字電路，并將所述管心堆積和集成在單個封裝內(nèi)以形成混合信號ＩＣ的技術提供許多益處。在一方面，使用適合于這些不同類型電路的可能不同ＩＣ處理，在兩種分立管心上實現(xiàn)所述模擬和數(shù)字電路。其后，將模擬和數(shù)字管心集成（堆積...

給出了一種用于檢查電子元件定位以及連接整體性的Ｘ射線校驗的裝置和方法。示例性方法包括：提供用于表面安裝集成的電子元件１００以及為該電子元件１００提供Ｘ射線可見的定向指示符３００、４０２、５００、６００，使得在進行該電子元件的表面安裝集成...

通過向其表面上淀積了焊接指的襯底附著下晶片而構成集成電路封裝件。一個下模及其相關的焊接指偏離襯底的中心。下模一般用下焊接線與襯底的焊接指電耦合。上晶片至少堆疊在一個下模上。上晶片用焊接線與它所機械耦合的下模進行電耦合。各個下模可以用跨越...

一種可以在集成電路上形成的可變電感器，其具有初級導體、次級導體以及開關。初級導體實現(xiàn)電感器，并且可以以各種圖案（例如螺旋）來形成該初級導體。次級導體形成接近初級導體（例如在初級導體的外部）的回路。開關與次級導體串聯(lián)，并斷開或閉合回路。通...

本發(fā)明揭示一種聚焦離子束（ＦＩＢ）研磨終點檢測系統(tǒng)，其使用一恒流電源來供能一所要修改的集成電路（ＩＣ）。在研磨過程中使所述ＦＩＢ在一所要觸及的導電跡線上方循環(huán)。在所述研磨過程中監(jiān)測所述ＩＣ的輸入功率或電壓。在所述ＦＩＢ到達所述導電跡線時...

本發(fā)明提供集成電路封裝，所述集成電路封裝包含：引線框架，其具有環(huán)繞中心接地板且接近于所述引線框架周邊定位的多個Ｉ／Ｏ焊墊；集成電路電路小片，其具有定位在所述中心接地板上的導電電路小片端子；以及定位在所述中心接地板上且與其電連接的多個接地...

一種電容器結(jié)構，包括：　　　　第一疇壁，其被配置成作為多個電容器共有的第一端子；以及　　　　多個第二疇壁，其各自被配置成作為所述多個電容器中不同的一個的第二端子。

一種設備，包括：電子電路；與所述電子電路電通信的預充電晶體管；以及連接到所述電子電路和所述預充電晶體管的預充電起動晶體管，其中，當截止時，所述預充電起動晶體管將所述電子電路從所述預充電晶體管斷開，且當導通時，所述預充 ...

通過停用ＤＲＡＭ的未使用部分的刷新來減小移動通信裝置的功率消耗。ＤＲＡＭ包含多個可單獨刷新的存儲器刷新范圍（ＭＲＲ）。所述裝置的操作系統(tǒng)內(nèi)的存儲器刷新管理器（ＭＲＭ）識別在后續(xù)休眠模式操作期間將不被使用的虛擬存儲器的范圍（３０５）。ＭＲ...

通過提供用于存儲器陣列存儲位置的每一可尋址子單元的數(shù)據(jù)總線通道來測試存儲器陣列的Ｉ／Ｏ中的讀取和寫入數(shù)據(jù)導引邏輯。每一總線通道連接到比較器的數(shù)據(jù)輸入。ＢＩＳＴ控制器通過所述寫入導引邏輯將測試模式寫入到所述存儲器，且并行讀取所述測試模式以...

通過在處理器操作頻率下同時經(jīng)由兩個或兩個以上寫入端口將數(shù)據(jù)寫入到多端口存儲器陣列及／或同時經(jīng)由兩個或兩個以上讀取端口從所述陣列讀取數(shù)據(jù)來測試所述多端口存儲器陣列。可循序地或并行地執(zhí)行對從所述陣列讀取的數(shù)據(jù)與寫入到所述陣列的數(shù)據(jù)的比較。在...

在虛擬位線電路中使用的虛擬ＳＲＡＭ單元使用與標準ＳＲＡＭ單元中使用的晶體管相同的晶體管，所述標準ＳＲＡＭ單元包括配置為第一和第二位線輸出電路的第一和第二子組晶體管。所述虛擬ＳＲＡＭ單元包括相同的第一和第二子組晶體管，其中所述第一晶體管被...

將線性開關組合到有源采樣保持開關中。有源采樣保持電路對稱，并配置成受理對稱輸入。２個線性開關將平衡輸入的正輸入信號耦合到２個不同的取樣電容。采樣電容充電后，另一組開關配置該采樣電容，使一個采樣電容處于運算放大器的反饋環(huán)，另一個電容則從運...

把快閃和ＳＲＡＭ存儲器（１１２、１１３）嵌入專用集成電路（ＡＳＩＣ）中，以提供改進的訪問時間，還降低使用ＡＳＩＣ的移動電話的總的功率消耗。快閃存儲器系統(tǒng)（１１２）包括配置成提供獨立的快閃宏指令集的快閃存儲器陣列（１３０），以及用于訪問快...

一種讀／寫電子存儲器組（１０）包括多個存儲器單元（２２－２８）和（１２－１８），這些存儲器單元接收具有重復的時鐘周期的一個共同的時鐘信號并擁有一個輸入端（２０，２１）和一個共同的輸出端口（３０，３１）。這些單元發(fā)揮作用，使得在每個時鐘周...

本發(fā)明提供一種ＣＭＯＳ集成電路（例如，ＳＲＡＭ或ＤＲＡＭ），其被分成一核心塊、一外圍塊和一保留塊。所述核心塊包括在所有時刻都被通電的電路（例如，存儲單元）且直接耦接到電源和電路接地端。所述外圍塊包括可被通電或斷電且通過一個頭開關（ｈｅａ...

所公開的實施例提供了用于在具有代碼區(qū)和數(shù)據(jù)區(qū)的閃速存儲設備中存儲數(shù)據(jù)的系統(tǒng)和方法。該方法包括當預期在數(shù)據(jù)區(qū)中存在足夠的空間時，在代碼區(qū)中的閃存驅(qū)動的控制下將數(shù)據(jù)寫入數(shù)據(jù)區(qū)。否則，該方法包括在處于閃速存儲設備外部的存儲設備中的閃存驅(qū)動的控...

本發(fā)明提供一種用于控制存儲器刷新的存儲器系統(tǒng)。所述存儲器系統(tǒng)的一實施例包含：一存儲器，其經(jīng)配置以在一自刷新模式和一自動刷新模式下操作，所述存儲器具有復數(shù)個存儲位置和一存儲器控制器，其經(jīng)配置以在所述自動刷新模式下在所述存儲位置中的一第二者...

本發(fā)明提供一種存儲器系統(tǒng)。所述存儲器系統(tǒng)包括：具有許多庫的易失性存儲器，每一庫具有許多行；和存儲器控制器，其經(jīng)配置以引導所述易失性存儲器進入一自動刷新模式，所述存儲器控制器經(jīng)進一步配置以向所述易失性存儲器提供一目標庫地址。所述易失性存儲...