本申請涉及一種芯片通用輸入輸出控制器的代碼生成方法、裝置、設(shè)備、介質(zhì)和程序產(chǎn)品。所述方法包括：構(gòu)建配置文件，所述配置文件用于記錄系統(tǒng)級芯片的通用輸入輸出的特征數(shù)據(jù)；構(gòu)建配置表格，所述配置表格用于記錄所述系統(tǒng)級芯片的通用輸入輸出的功能數(shù)據(jù)...

本公開的實施例提供了一種數(shù)據(jù)處理方法、數(shù)據(jù)處理裝置、電子設(shè)備和存儲介質(zhì)。該方法包括：獲取源圖像中的多個源像素各自對應(yīng)的目標像素索引范圍；通過多個線程并行對多個源像素中的每個源像素執(zhí)行梯度處理，梯度處理包括：基于源像素對應(yīng)的目標像素索引范...

本申請?zhí)峁┮环N運算核心掛死恢復方法、裝置、電子設(shè)備和存儲介質(zhì)，涉及芯片設(shè)計制造技術(shù)領(lǐng)域，包括：從第一任務(wù)隊列獲取并發(fā)送任務(wù)至運算核心，同時將任務(wù)備份至第二任務(wù)隊列，并將任務(wù)在第二任務(wù)隊列中標記為有效；響應(yīng)于運算核心發(fā)送的任務(wù)執(zhí)行信息，將...

本技術(shù)提供一種封裝結(jié)構(gòu)，包括：第一芯片模塊，包括具有第一主芯粒和第一子芯粒的第一集成芯片組；第二芯片模塊，包括具有第二主芯粒和第二子芯粒的第二集成芯片組，第一和第二芯片模塊通過第一和第二主芯粒的第一和第二模塊間連接區(qū)相連；第一和第二模塊...

本公開涉及電路供電技術(shù)領(lǐng)域，特別涉及一種電感器、濾波裝置、濾波電路和電子設(shè)備，該電感器包括：殼體；輸出端焊盤，固定于殼體，輸出端焊盤包括第一輸出焊點和第二輸出焊點，其中，第一輸出焊點位于殼體的第一表面，第二輸出焊點位于殼體的第二表面；接...

本發(fā)明涉及分布式文件系統(tǒng)技術(shù)領(lǐng)域，提供一種文件屬性管理方法、元數(shù)據(jù)服務(wù)器、客戶端及分布式文件系統(tǒng)，包括：接收客戶端發(fā)送的針對目標對象的屬性設(shè)置請求，屬性設(shè)置請求是客戶端將屬性設(shè)置指令中的標準屬性標識轉(zhuǎn)換為擴展屬性鍵值對后生成的；對屬性設(shè)...

本發(fā)明公開一種芯片測試電路、系統(tǒng)及芯片，該芯片測試電路包括至少一個芯片掃描測試分區(qū)和所述芯片掃描測試分區(qū)所對應(yīng)的至少一個掃描時鐘信號傳輸電路；所述芯片掃描測試分區(qū)內(nèi)設(shè)置有至少一個掃描測試模塊；所述掃描時鐘信號傳輸電路的掃描時鐘信號輸入端...

本發(fā)明公開了一種時鐘樹電路、時鐘信號傳輸方法和芯片，所述電路包括：位于時鐘發(fā)送端的電流模式邏輯緩沖器、時鐘走線網(wǎng)和位于時鐘接收端的時鐘緩沖器；電流模式邏輯緩沖器用于對時鐘源產(chǎn)生的原始差分時鐘信號進行驅(qū)動增強和高頻性能增強，獲得增強后的差...

本發(fā)明提供一種地址訪問方法、裝置、電子設(shè)備及存儲介質(zhì)，涉及人工智能芯片技術(shù)領(lǐng)域，其中方法包括：獲取訪問請求的原始訪問地址；在多個訪問地址區(qū)間中，確定與所述原始訪問地址匹配的訪問地址區(qū)間，其中，多個所述訪問地址區(qū)間是對預設(shè)訪問地址范圍進行...

本發(fā)明提供一種內(nèi)存資源管理方法、裝置、電子設(shè)備和存儲介質(zhì)，屬于內(nèi)存調(diào)度技術(shù)領(lǐng)域，內(nèi)存資源管理方法，包括接收內(nèi)存訪問請求，內(nèi)存訪問請求的線程組為第一線程組；在基于內(nèi)存訪問請求與獲取的內(nèi)存空間配置表確定第一線程組與內(nèi)存空間配置表中的舊線程組...

本發(fā)明涉及計算機架構(gòu)技術(shù)領(lǐng)域，提供了一種超時中斷系統(tǒng)、方法、裝置、電子設(shè)備和存儲介質(zhì)，系統(tǒng)應(yīng)用于芯片，該系統(tǒng)包括命令處理器和計算核，命令處理器包括分發(fā)模塊和監(jiān)測模塊；分發(fā)模塊用于接收外部處理器發(fā)送的數(shù)據(jù)包，并將數(shù)據(jù)包發(fā)送至監(jiān)測模塊和計算...

本發(fā)明涉及芯片驗證領(lǐng)域，提供一種指令依賴關(guān)系驗證方法、電子設(shè)備和存儲介質(zhì)，方法包括：針對待測設(shè)計中的目標指令，為目標指令分配所屬線程下的狀態(tài)槽位，狀態(tài)槽位的數(shù)量基于依賴深度M確定；基于目標指令的依賴關(guān)系和狀態(tài)槽位，以及目標指令所屬線程下...

本公開提供一種存儲訪問裝置、存儲訪問方法及電子設(shè)備。該存儲訪問裝置包括：多個緩沖隊列項、第一調(diào)度模塊和第二調(diào)度模塊；第一調(diào)度模塊，分別連接所述多個緩沖隊列項的輸入端口，且被配置為響應(yīng)于至少兩個訪問請求的訪問地址存在存儲體訪問沖突，將與所...

本公開實施例提供了一種內(nèi)存管理系統(tǒng)、方法、控制單元、介質(zhì)及程序產(chǎn)品，涉及芯片技術(shù)領(lǐng)域。其中，該內(nèi)存管理系統(tǒng)包括：控制單元，用于在需要對多個系統(tǒng)內(nèi)存管理單元中的內(nèi)存地址轉(zhuǎn)換緩存進行無效操作的情況下，將地址轉(zhuǎn)換管理單元中的請求寄存器配置為第...

本發(fā)明涉及芯片測試領(lǐng)域，公開一種片上總線流控驗證方法及裝置，片上總線設(shè)置有多個站點，按照設(shè)置的流量發(fā)生模式，觸發(fā)至少一個站點發(fā)送流控請求；通過流控機制，得到流控請求的第一決策響應(yīng)；獲取在流控機制確定第一決策響應(yīng)時的內(nèi)部狀態(tài)信號；根據(jù)內(nèi)部...

本公開涉及一種低阻抗供電電路和電子設(shè)備，該低阻抗供電電路包括：電壓調(diào)節(jié)模塊，包括電感器，電感器安裝于PCB表面，并且電感器的輸出端作為電壓調(diào)節(jié)模塊的輸出端通過PCB內(nèi)的供電層耦接于用電負載，其中，用電負載安裝在PCB表面；導電條，位于P...

一種信息發(fā)送裝置、信息接收裝置、通信裝置、信息傳輸方法、芯片，應(yīng)用于數(shù)據(jù)通信領(lǐng)域。該信息發(fā)送裝置設(shè)置于第一裸片的通用芯粒互聯(lián)高速互聯(lián)接口的物理層中，信息發(fā)送裝置包括第一單元和第二單元，第一單元配置為響應(yīng)于接收到異常事件，生成第一邊界時序...

本發(fā)明涉及人工智能芯片技術(shù)領(lǐng)域，提供一種寄存器訪問指令生成方法、寄存器訪問方法、主機、設(shè)備、服務(wù)器及介質(zhì)，包括：提取內(nèi)核代碼中的跨線程束共享變量；基于內(nèi)核代碼的總私有寄存器需求量，將硬件設(shè)備的物理寄存器資源劃分為私有寄存器池和共享寄存器...

本發(fā)明涉及集成電路技術(shù)領(lǐng)域，提供一種可配置復位裝置、多芯片復位系統(tǒng)、電子設(shè)備及復位控制方法，包括：本地復位源，用于產(chǎn)生本地復位信號；外部復位輸入接口，用于接收外部的上游復位信號；配置感知單元，用于獲取工作模式配置信息；復位仲裁選擇器，用...

本申請涉及集成電路技術(shù)領(lǐng)域，提供芯片電路中毛刺信號的消減方法、裝置、設(shè)備和存儲介質(zhì)，該方法包括：對芯片電路進行分析，獲取各電路信號；其中各電路信號包括翻轉(zhuǎn)率和扇出系數(shù)；基于翻轉(zhuǎn)率和扇出系數(shù)，從各電路信號中識別并篩選出待優(yōu)化的目標毛刺信號...