一種并行處理器集群、拓?fù)淝袚Q方法、電子設(shè)備和存儲(chǔ)介質(zhì)，應(yīng)用于多處理器系統(tǒng)領(lǐng)域。該并行處理器集群包括M個(gè)并行處理器，N個(gè)光電路交換機(jī)，每個(gè)并行處理器上的N個(gè)端口一一對(duì)應(yīng)耦接N個(gè)光電路交換機(jī)，每個(gè)并行處理器的端口總數(shù)大于M，N小于M，并行處...

本發(fā)明公開(kāi)了一種GPU集群硅前驗(yàn)證方法、仿真平臺(tái)、存儲(chǔ)介質(zhì)和程序產(chǎn)品，在進(jìn)行GPU集群的硅前驗(yàn)證時(shí)，將至少一張網(wǎng)卡映射為仿真GPU卡，以及將所有網(wǎng)卡和硬件仿真器生成的至少一張?zhí)摂MGPU卡，分別與交換機(jī)建立通信連接，控制每一網(wǎng)卡按照預(yù)設(shè)的...

本申請(qǐng)實(shí)施例提供了一種緩存性能檢測(cè)方法、設(shè)備及存儲(chǔ)介質(zhì)，可應(yīng)用于人工智能芯片技術(shù)領(lǐng)域，在該方法中，基于加載存儲(chǔ)緩存的活躍周期數(shù)和人工智能芯片上運(yùn)行的應(yīng)用程序的活躍周期數(shù)，獲得加載存儲(chǔ)緩存的活躍率；基于加載存儲(chǔ)緩存中的接口組件分別在請(qǐng)求通...

本文提供矩陣乘法運(yùn)算裝置、方法、電子設(shè)備、存儲(chǔ)介質(zhì)。該裝置包括：數(shù)據(jù)處理單元，將第一/第二輸入數(shù)據(jù)劃分為一個(gè)或多個(gè)第一/二數(shù)據(jù)塊，根據(jù)第一/二輸入數(shù)據(jù)的二進(jìn)制表示的第一/二位寬，將每個(gè)第一/二數(shù)據(jù)塊按位寬拆分為一個(gè)或多個(gè)第一/二子塊，并...

本申請(qǐng)實(shí)施例提供了二級(jí)緩存性能分析方法、設(shè)備及介質(zhì)，用以對(duì)二級(jí)緩存進(jìn)行精準(zhǔn)、全面的性能分析。該方法包括：獲取二級(jí)緩存在采樣周期內(nèi)接收到的訪問(wèn)請(qǐng)求對(duì)應(yīng)的統(tǒng)計(jì)特征數(shù)據(jù)；根據(jù)統(tǒng)計(jì)特征數(shù)據(jù)，確定二級(jí)緩存的性能指標(biāo)；二級(jí)緩存的性能指標(biāo)包括以下至少...

本公開(kāi)實(shí)施例提供一種熱界面結(jié)構(gòu)及其形成方法、封裝結(jié)構(gòu)，所述熱界面結(jié)構(gòu)具有被配置成與發(fā)熱器件和散熱構(gòu)件接觸的熱接觸表面，所述熱接觸表面包括在第一方向上相對(duì)的第一表面和第二表面，且所述熱界面結(jié)構(gòu)包括：導(dǎo)熱件，在所述第一方向上從所述第一表面延...

用于矩陣加載的方法、裝置、電子設(shè)備和存儲(chǔ)介質(zhì)。該方法包括：接收輸入張量和輸出張量的邏輯布局以及輸出寄存器矩陣的物理布局類型；確定輸出寄存器矩陣的物理布局信息；基于物理布局信息執(zhí)行針對(duì)輸出寄存器矩陣的遍歷過(guò)程；以及基于遍歷過(guò)程將矩陣從內(nèi)存...

本申請(qǐng)涉及一種ESD版圖結(jié)構(gòu)，包括堆疊的多個(gè)金屬層，金屬層包括連接于電源端的第一梳狀金屬線、連接于節(jié)點(diǎn)端的第二梳狀金屬線和連接于接地端的第三梳狀金屬線；其中，第一梳狀金屬線的梳齒與第二梳狀金屬線一側(cè)的梳齒交錯(cuò)排列，第三梳狀金屬線的梳齒與...

本公開(kāi)的至少一個(gè)實(shí)施例提供矩陣乘法運(yùn)算裝置、方法、電子設(shè)備、存儲(chǔ)介質(zhì)。該裝置包括：數(shù)據(jù)分塊單元，將第一輸入數(shù)據(jù)塊劃分為多個(gè)第一子塊，將第二輸入數(shù)據(jù)塊劃分為多個(gè)第二子塊，并將第一輸入數(shù)據(jù)塊和第二輸入數(shù)據(jù)塊的對(duì)應(yīng)縮放因子處理為多對(duì)子縮放因子...

本公開(kāi)的實(shí)施例提供一種用于圖形處理器開(kāi)發(fā)的智能體系統(tǒng)及圖形處理器開(kāi)發(fā)方法，應(yīng)用于圖形處理器開(kāi)發(fā)技術(shù)領(lǐng)域。該智能體系統(tǒng)包括第一智能體、第二智能體、多個(gè)第三智能體以及第四智能體。第一智能體配置為接收開(kāi)發(fā)任務(wù)，驅(qū)動(dòng)其余智能體順序或并行執(zhí)行相應(yīng)...

本申請(qǐng)涉及容器編排技術(shù)領(lǐng)域，提供一種集群調(diào)度過(guò)程可視化方法、裝置、設(shè)備及存儲(chǔ)介質(zhì)，其中方法包括：獲取埋點(diǎn)采集信息，埋點(diǎn)采集信息從容器單元調(diào)度過(guò)程中的處理階段獲取；根據(jù)埋點(diǎn)采集信息，基于屬于同一容器單元的調(diào)度過(guò)程的標(biāo)準(zhǔn)進(jìn)行關(guān)聯(lián)處理，獲取調(diào)...

本申請(qǐng)?zhí)峁┝艘环N人工智能芯片及調(diào)試方法，包括：數(shù)據(jù)調(diào)度模塊、存儲(chǔ)模塊以及多個(gè)核心處理模塊實(shí)時(shí)提供多個(gè)關(guān)鍵信號(hào)；中斷控制模塊在檢測(cè)到錯(cuò)誤事件發(fā)生時(shí)，發(fā)送觸發(fā)指令；調(diào)試模塊從目標(biāo)模塊中實(shí)時(shí)獲取多個(gè)關(guān)鍵信號(hào)，將多個(gè)關(guān)鍵信號(hào)封裝為多個(gè)數(shù)據(jù)包，并...

本申請(qǐng)實(shí)施例涉及人工智能芯片技術(shù)領(lǐng)域，提供了一種通信鏈路的建立方法、裝置、設(shè)備、介質(zhì)及程序產(chǎn)品，用以在擴(kuò)大單節(jié)點(diǎn)集合通信規(guī)模的同時(shí)，降低集群搭建成本，且避免節(jié)點(diǎn)間通信所帶來(lái)的延遲開(kāi)銷(xiāo)。該方法包括：獲取節(jié)點(diǎn)內(nèi)部署的各個(gè)計(jì)算設(shè)備的屬性信息，...

本發(fā)明提供一種時(shí)鐘配置整合方法、裝置、電子設(shè)備、介質(zhì)和程序產(chǎn)品，涉及集成電路技術(shù)領(lǐng)域，所述方法包括：獲取多層級(jí)的結(jié)構(gòu)化配置文件；基于多層級(jí)的結(jié)構(gòu)化配置文件，構(gòu)建全局時(shí)鐘結(jié)構(gòu)化數(shù)據(jù)模型；全局時(shí)鐘結(jié)構(gòu)化數(shù)據(jù)模型用于表征時(shí)鐘實(shí)體之間跨層級(jí)的關(guān)...

本發(fā)明提供一種接收機(jī)前端電路、控制芯片和電子設(shè)備，屬于人工智能芯片技術(shù)領(lǐng)域，包括第一模塊、第二模塊、參考電壓生成模塊、共模電壓生成模塊和狀態(tài)機(jī)；第一模塊包括差分放大器、共模反饋電路、第一電阻、第二電阻、第一開(kāi)關(guān)管、第二開(kāi)關(guān)管和電流鏡；差...

本申請(qǐng)?zhí)峁┮环N芯片、芯片控制方法及電子設(shè)備，芯片包括控制模塊、存儲(chǔ)模塊以及狀態(tài)模塊；存儲(chǔ)模塊包括無(wú)復(fù)位引腳的存儲(chǔ)器；控制模塊通過(guò)讀寫(xiě)線與存儲(chǔ)模塊以及狀態(tài)模塊連接，用于通過(guò)讀寫(xiě)線發(fā)送讀寫(xiě)信號(hào)；控制模塊還通過(guò)復(fù)位線與狀態(tài)模塊連接，用于通過(guò)復(fù)...

本申請(qǐng)公開(kāi)了一種眼圖校準(zhǔn)方法、裝置、電子設(shè)備和存儲(chǔ)介質(zhì)。在進(jìn)行眼圖校準(zhǔn)時(shí)，若識(shí)別出多組邊界碼組，則需要確定是否存在間隔小于預(yù)設(shè)容錯(cuò)碼范圍的相鄰邊界碼組，如果存在則進(jìn)行容錯(cuò)合并為一組邊界碼組，進(jìn)行這一處理后，再確定當(dāng)前邊界碼組的組數(shù)，如果...

本申請(qǐng)涉及一種數(shù)據(jù)訪存方法、裝置、計(jì)算機(jī)設(shè)備、可讀存儲(chǔ)介質(zhì)和程序產(chǎn)品。通過(guò)對(duì)存儲(chǔ)于全局內(nèi)存中第一存儲(chǔ)位置的待處理的數(shù)據(jù)序列進(jìn)行劃分，得到多個(gè)數(shù)據(jù)子序列；以連續(xù)讀取的方式，讀取全局內(nèi)存中的每個(gè)數(shù)據(jù)子序列；將每個(gè)數(shù)據(jù)子序列依次存儲(chǔ)至第一存儲(chǔ)...

提供了一種RNN類算子計(jì)算方法、裝置、設(shè)備、計(jì)算機(jī)程序產(chǎn)品和介質(zhì)。該方法針對(duì)RNN類算子，首先獲取包含多個(gè)時(shí)間步輸入矩陣的序列數(shù)據(jù)，并將這些輸入矩陣整體與層輸入權(quán)重矩陣進(jìn)行單次矩陣?矩陣乘法運(yùn)算，從而一次性生成對(duì)應(yīng)于所有時(shí)間步的、用于門(mén)...

本發(fā)明提供一種GEMM優(yōu)化加速方法、處理器和電子設(shè)備，屬于人工智能芯片技術(shù)領(lǐng)域，該方法包括：第一線程束組加載第一分塊中的第n個(gè)第一子塊；第一分塊為第一矩陣中的一個(gè)分塊；第一分塊包括N個(gè)第一子塊；第一線程束組加載第二分塊中的第m個(gè)第二子塊...