本發(fā)明涉及計算機(jī)架構(gòu)技術(shù)領(lǐng)域，提供了一種數(shù)據(jù)處理系統(tǒng)、方法、裝置、電子設(shè)備和存儲介質(zhì)，其中系統(tǒng)包括：接口控制單元，用于從外部存儲器中讀取固件數(shù)據(jù)，并生成針對固件數(shù)據(jù)的寫傳輸請求；目標(biāo)存儲單元，通過總線與接口控制單元連接，用于接收接口控制...

本發(fā)明公開了一種數(shù)模轉(zhuǎn)換電路及芯片，所述電路包括：電流源陣列用于將基準(zhǔn)電流按比例鏡像至N路由數(shù)字碼控制通斷狀態(tài)的第一電流支路和N路由對應(yīng)的反相碼控制通斷狀態(tài)的第二電流支路；基準(zhǔn)電流源模塊用于生成基準(zhǔn)電流；共模電平調(diào)節(jié)模塊用于根據(jù)調(diào)節(jié)信號...

一種SOC芯片和電子設(shè)備，用于輸出滿足系統(tǒng)要求的復(fù)位信號。SOC芯片包括電源電路和復(fù)位電路；電源電路與復(fù)位電路連接，電源電路與第一電源連接，根據(jù)預(yù)先設(shè)置的復(fù)位參數(shù)，生成控制信號并發(fā)送給復(fù)位電路；復(fù)位電路與第二電源連接，用于當(dāng)?shù)诙娫瓷想?..

本申請實(shí)施例涉及人工智能芯片技術(shù)領(lǐng)域，提供了一種大模型訓(xùn)練后的量化方法、設(shè)備、介質(zhì)及程序產(chǎn)品，用以降低顯存存儲負(fù)擔(dān)，同時提升大模型的量化速度。該方法包括：確定所述大模型中目標(biāo)算子的平滑器；在所述目標(biāo)算子與相鄰的前一算子之間不存在層歸一化...

本公開提供了一種執(zhí)行單元和計算設(shè)備。該執(zhí)行單元包括：指令譯碼單元，所述指令譯碼單元對接收的運(yùn)算指令進(jìn)行譯碼以確定多個源操作數(shù)的地址和掩碼值的地址；多個計算通道，其中每個計算通道基于所述多個源操作數(shù)的地址讀取所述多個源操作數(shù)并對所述多個源...

本申請涉及用于時鐘數(shù)據(jù)恢復(fù)的異常處理電路和異常處理方法。本申請可以支持?jǐn)?shù)據(jù)發(fā)送方對待傳輸?shù)哪繕?biāo)數(shù)據(jù)實(shí)施以直流平衡為目標(biāo)的數(shù)據(jù)加擾，以使得數(shù)據(jù)接收方可以通過物理通道接收到具有直流平衡特性的加擾數(shù)據(jù)。在此基礎(chǔ)上，本申請可以獲取數(shù)據(jù)接收方對加...

本申請涉及一種驅(qū)動電路、發(fā)射機(jī)電路、半導(dǎo)體存儲器及數(shù)據(jù)傳輸方法。所述驅(qū)動電路，包括連接在電源和輸出端之間的上拉電路，以及連接在輸出端與地之間的下拉電路；上拉電路和下拉電路均包括依次連接的：第一晶體管，用于調(diào)節(jié)輸出阻抗；第二晶體管，用于傳...

本發(fā)明涉及用于人工智能模型的推理調(diào)度的方法、計算裝置、介質(zhì)和程序產(chǎn)品。該方法包括：確定用于預(yù)填充階段的第一預(yù)定令牌容量、以及用于解碼階段的第二預(yù)定令牌容量，第一預(yù)定令牌容量與第一緩存相關(guān)聯(lián)，第二預(yù)定令牌容量與第二緩存相關(guān)聯(lián)；調(diào)度器在第一...

本公開的實(shí)施例提供了一種模型訓(xùn)練方法、模型訓(xùn)練裝置、電子設(shè)備和存儲介質(zhì)。該方法應(yīng)用于多芯片單元加速卡，多芯片單元加速卡包括在單一封裝中集成的多個芯片單元，模型包括轉(zhuǎn)換器解碼層，該方法包括：采用混合并行策略對轉(zhuǎn)換器解碼層進(jìn)行訓(xùn)練；在轉(zhuǎn)換器...

本公開的至少一實(shí)施例提供了PCIe控制器、用于PCIe的性能分析的方法以及電子裝置。該P(yáng)CIe控制器包括數(shù)據(jù)主通路和DMA引擎，其中，數(shù)據(jù)主通路被配置為傳輸數(shù)據(jù)；DMA引擎被配置為實(shí)時采集與數(shù)據(jù)主通路相關(guān)聯(lián)的性能分析信息，以及將性能分析...

一種以太網(wǎng)鏈路數(shù)據(jù)傳輸方法及裝置、電子設(shè)備和存儲介質(zhì)。該以太網(wǎng)鏈路數(shù)據(jù)傳輸方法包括：響應(yīng)于接收到目標(biāo)接收端發(fā)送的第一數(shù)據(jù)報文，基于第一數(shù)據(jù)報文的接收狀態(tài)，提供控制信令，其中，控制信令包括確定消息或否定消息，確定消息和否定消息分別包括消息...

本發(fā)明提供一種信號發(fā)送電路、信號發(fā)送方法和芯片，涉及電力電子技術(shù)領(lǐng)域，所述電路包括：第一傳輸電路和第二傳輸電路，第一傳輸電路的輸出端連接第二傳輸電路的輸出端；第一傳輸電路用于接收模式選擇信號，模式選擇信號用于表征信號發(fā)送電路的不同傳輸模...

本申請涉及一種開放加速器模組集群的處理方法、裝置、設(shè)備、存儲介質(zhì)和程序產(chǎn)品，涉及人工智能芯片技術(shù)領(lǐng)域。本申請能夠提高開放加速器模組集群的任務(wù)分配處理及運(yùn)維處理的準(zhǔn)確性。方法包括：獲取開放加速器模組集群中的每個開放加速器模組在多個預(yù)設(shè)健康...

本發(fā)明涉及計算機(jī)硬件技術(shù)領(lǐng)域，提供一種外設(shè)啟動控制方法、電路、設(shè)備、介質(zhì)及程序產(chǎn)品，其中方法包括：監(jiān)測電源狀態(tài)信號以及接收到的外部復(fù)位信號；在監(jiān)測到電源狀態(tài)信號處于穩(wěn)定狀態(tài)的情況下，生成指示解除復(fù)位的內(nèi)部復(fù)位控制信號；根據(jù)指示解除復(fù)位的...

本發(fā)明涉及一種用于圖形處理器的直接遠(yuǎn)程內(nèi)存訪問的方法、計算裝置、計算機(jī)可讀存儲介質(zhì)和計算機(jī)程序產(chǎn)品。該方法包括：分別獲取待通信的源設(shè)備內(nèi)存和目標(biāo)設(shè)備內(nèi)存的頁粒度；響應(yīng)于確定源設(shè)備內(nèi)存和目標(biāo)設(shè)備內(nèi)存中的至少一個未對齊PCIE的預(yù)定尺寸頁粒...

本發(fā)明涉及計算機(jī)技術(shù)領(lǐng)域，提供一種同步任務(wù)執(zhí)行方法、裝置、設(shè)備及介質(zhì)，方法包括：接收多個用戶進(jìn)程提交的任務(wù)隊列集合；從任務(wù)隊列集合中的第一任務(wù)隊列中獲取第一執(zhí)行任務(wù)；在第一執(zhí)行任務(wù)為同步任務(wù)的情況下，基于軟件語言模擬第一執(zhí)行任務(wù)，實(shí)現(xiàn)第...

本公開實(shí)施例提供了一種內(nèi)存管理系統(tǒng)、方法、編譯方法、設(shè)備、介質(zhì)和產(chǎn)品，涉及計算機(jī)技術(shù)領(lǐng)域。其中，該內(nèi)存管理系統(tǒng)包括編譯器、第一處理器和第二處理器，編譯器被配置為根據(jù)源程序中的內(nèi)存指示信息對源程序進(jìn)行編譯，生成包含目標(biāo)程序和內(nèi)存描述信息的...

本申請實(shí)施例提供了一種張量拼接方法、裝置、設(shè)備、存儲介質(zhì)及程序產(chǎn)品，涉及人工智能技術(shù)領(lǐng)域，該方法包括：獲取多個第一待拼接張量，第一待拼接張量的維度數(shù)量相同；基于第一待拼接張量的維度數(shù)量、設(shè)定拼接維度和第一對應(yīng)關(guān)系，確定目標(biāo)轉(zhuǎn)換方法；針對...

本申請涉及計算機(jī)技術(shù)領(lǐng)域，尤其涉及一種性能分析方法、裝置、設(shè)備、存儲介質(zhì)及程序產(chǎn)品。該方法包括：接收待執(zhí)行的指令。獲取指令在存儲體級別的訪問數(shù)據(jù)。其中，訪問數(shù)據(jù)表示通用計算圖形處理器向一級指令緩存發(fā)起訪問時，指令被映射到一級指令緩存中存...

本發(fā)明涉及人工智能芯片技術(shù)領(lǐng)域，提供一種進(jìn)程終止方法、電子設(shè)備和存儲介質(zhì)，方法包括：獲取目標(biāo)進(jìn)程標(biāo)識；設(shè)置目標(biāo)模塊內(nèi)進(jìn)程標(biāo)識為目標(biāo)進(jìn)程標(biāo)識的數(shù)據(jù)的狀態(tài)為無效，目標(biāo)模塊用于緩存各進(jìn)程的數(shù)據(jù)包和任務(wù)中的至少一種，狀態(tài)為無效的數(shù)據(jù)在從目標(biāo)模塊...