本申請(qǐng)?zhí)峁┮环N進(jìn)程調(diào)度方法、裝置、芯片、電子設(shè)備和存儲(chǔ)介質(zhì)，涉及芯片設(shè)計(jì)制造技術(shù)領(lǐng)域，包括：在芯片執(zhí)行進(jìn)程的過(guò)程中動(dòng)態(tài)獲取待加速進(jìn)程的進(jìn)程標(biāo)識(shí)；比對(duì)所述待加速進(jìn)程的進(jìn)程標(biāo)識(shí)與所述芯片的各個(gè)硬件命令隊(duì)列對(duì)應(yīng)的進(jìn)程標(biāo)識(shí)，確定隸屬于所述待加速...

本發(fā)明涉及人工智能技術(shù)領(lǐng)域，提供一種算子執(zhí)行方法、電子設(shè)備、存儲(chǔ)介質(zhì)和程序產(chǎn)品，方法包括：基于查詢張量的批次大小確定各線程塊對(duì)應(yīng)的處理批次數(shù)量；在任一線程塊內(nèi)，將處理批次數(shù)量對(duì)應(yīng)的所有注意力頭的查詢張量聚合，與鍵張量和值張量進(jìn)行注意力計(jì)...

本發(fā)明涉及用于并行執(zhí)行數(shù)據(jù)的輸入輸出與計(jì)算操作的方法、計(jì)算裝置、介質(zhì)和程序產(chǎn)品。該方法包括：將圖形處理器所配置的至少一個(gè)屏障分為多個(gè)子屏障，以使得與每個(gè)子屏障對(duì)應(yīng)的子屏障通行指令和子屏障等待指令關(guān)聯(lián)有相同的子屏障標(biāo)識(shí)；將待加載的數(shù)據(jù)分成...

本發(fā)明提供一種任務(wù)調(diào)度方法、裝置、設(shè)備、存儲(chǔ)介質(zhì)及程序產(chǎn)品，涉及計(jì)算機(jī)技術(shù)領(lǐng)域，方法包括：獲取任務(wù)狀態(tài)數(shù)據(jù)；任務(wù)狀態(tài)數(shù)據(jù)包括待執(zhí)行任務(wù)的任務(wù)狀態(tài)信息，任務(wù)狀態(tài)信息用于標(biāo)識(shí)待執(zhí)行任務(wù)是否能夠從持續(xù)集成平臺(tái)上獲取對(duì)應(yīng)的任務(wù)資源；基于任務(wù)狀態(tài)...

本公開涉及一種DDR輸出驅(qū)動(dòng)器電路和DDR芯片，該電路包括：第一延遲模塊，用于接收待發(fā)送數(shù)據(jù)信號(hào)并進(jìn)行延遲得到第一延遲信號(hào)；第二延遲模塊，用于接收待發(fā)送數(shù)據(jù)信號(hào)并進(jìn)行延遲得到第二延遲信號(hào)；第一輸出驅(qū)動(dòng)模塊，耦接于第一延遲模塊，用于接收第...

本發(fā)明涉及數(shù)據(jù)處理技術(shù)領(lǐng)域，提供一種數(shù)據(jù)交互方法、平臺(tái)、設(shè)備、介質(zhì)及程序產(chǎn)品，其中方法包括：接收從所述源設(shè)備向所述目標(biāo)設(shè)備發(fā)送數(shù)據(jù)的傳輸請(qǐng)求；響應(yīng)于所述傳輸請(qǐng)求，通過(guò)第一工作線程讀取所述源設(shè)備中的待傳輸數(shù)據(jù)，并將所述待傳輸數(shù)據(jù)寫入所述共...

本公開涉及一種低壓器件靜電放電保護(hù)電路和芯片，該電路包括：偏置電路單元，其電輸入端耦接于電源電壓線，其電輸出端耦接于一偏置點(diǎn)位；低壓器件分壓電路單元，其電輸入端耦接于電源電壓線，其控制端耦接于偏置點(diǎn)位；RC觸發(fā)電路單元，其電輸入端耦接于...

本申請(qǐng)公開一種校準(zhǔn)電路、芯片及電子設(shè)備，該校準(zhǔn)電路包括目標(biāo)子電路，校準(zhǔn)電路用于校準(zhǔn)包括待校準(zhǔn)上拉電阻模塊及待校準(zhǔn)下拉電阻模塊的目標(biāo)芯片；目標(biāo)子電路包括比較模塊及阻值可調(diào)的上拉電阻模塊，目標(biāo)子電路具有第一狀態(tài)與第二狀態(tài)；在目標(biāo)子電路處于第...

本發(fā)明提供一種統(tǒng)合編譯處理方法、裝置及系統(tǒng)，應(yīng)用于異構(gòu)計(jì)算系統(tǒng)編譯技術(shù)領(lǐng)域。該方法包括：獲取目標(biāo)源程序，所述目標(biāo)源程序包含至少兩種不同類型計(jì)算任務(wù)，所述至少兩種不同類型計(jì)算任務(wù)對(duì)應(yīng)異構(gòu)量子計(jì)算系統(tǒng)中的不同類型處理器；對(duì)所述目標(biāo)源程序進(jìn)行...

本發(fā)明涉及一種用于張量數(shù)據(jù)的訪存的方法、計(jì)算裝置、計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)和計(jì)算機(jī)程序產(chǎn)品。該方法包括：將輸入張量轉(zhuǎn)換為一維數(shù)組；基于向量化單位、所述一維數(shù)組的總元素?cái)?shù)量，確定所述一維數(shù)組的非尾部元素和尾部元素；以向量化連續(xù)訪存的方式處理所述...

本發(fā)明提供一種占空比糾正電路、方法、控制芯片和電子設(shè)備，屬于人工智能芯片技術(shù)領(lǐng)域，占空比糾正電路包括交叉耦合對(duì)管、第一負(fù)載電路、第二負(fù)載電路和比較器。其中，交叉耦合對(duì)管包括第一開關(guān)管、第二開關(guān)管、第一輸出端和第二輸出端。第一負(fù)載電路包括...

本發(fā)明涉及芯片技術(shù)領(lǐng)域，提供一種時(shí)鐘占空比的校準(zhǔn)方法、設(shè)備、介質(zhì)和程序產(chǎn)品，方法包括：通過(guò)多次執(zhí)行掃描過(guò)程，獲得多個(gè)用于表征占空比狀態(tài)的中間控制值；至少一個(gè)中間控制值是在一次掃描過(guò)程中，于占空比檢測(cè)信號(hào)發(fā)生最終狀態(tài)轉(zhuǎn)換時(shí)所記錄的控制值；...

本申請(qǐng)公開一種芯片硅前驗(yàn)證方法、裝置、硬件仿真器及介質(zhì)，屬于人工智能芯片技術(shù)領(lǐng)域，該方法先從物理加速器中獲取內(nèi)存數(shù)據(jù)，按照固定順序執(zhí)行待驗(yàn)證的多個(gè)算子的初始邏輯，依次對(duì)多個(gè)算子進(jìn)行測(cè)試，得到多個(gè)算子各自對(duì)應(yīng)的標(biāo)準(zhǔn)輸出結(jié)果，并多個(gè)算子中每...

本公開涉及一種計(jì)算設(shè)備工作參數(shù)的主動(dòng)調(diào)控方法、系統(tǒng)、設(shè)備及介質(zhì)。該方法包括：獲取計(jì)算設(shè)備在第一時(shí)間的運(yùn)行狀態(tài)數(shù)據(jù)；基于運(yùn)行狀態(tài)數(shù)據(jù)，以避免計(jì)算設(shè)備在第二時(shí)間觸發(fā)設(shè)定保護(hù)事件為約束，生成關(guān)于計(jì)算設(shè)備的硬件工作參數(shù)的調(diào)控指令；其中，第二時(shí)間...

本發(fā)明涉及芯片技術(shù)領(lǐng)域，提供上電控制方法、系統(tǒng)、芯片、設(shè)備及存儲(chǔ)介質(zhì)，其中方法包括：控制第一電源域上電，并保持第二電源域處于斷電狀態(tài)，以驅(qū)動(dòng)信號(hào)處理電路對(duì)外部輸入信號(hào)進(jìn)行處理并輸出目標(biāo)信號(hào)，其中，所述第一電源域?yàn)樗鲂盘?hào)處理電路供電，所...

本發(fā)明公開了一種GPGPU的性能分析方法及裝置，包括：獲取至少一條GPGPU指令。針對(duì)任一GPGPU指令，監(jiān)控GPGPU指令在指令調(diào)度發(fā)射器中各決策階段的執(zhí)行過(guò)程。指令調(diào)度發(fā)射器中的各決策階段是基于對(duì)指令調(diào)度過(guò)程進(jìn)行分解得到的，決策階段...

本發(fā)明提供一種占空比糾正電路、控制芯片和電子設(shè)備，屬于人工智能芯片技術(shù)領(lǐng)域，包括：第一交叉耦合對(duì)管，包括第一輸出端和第二輸出端；第一輸入電路，包括第一連接端、第一接地端以及連接在第一連接端和第一接地端之間的M個(gè)第一支路，每一第一支路包括...

本公開的實(shí)施例提供了一種量化方法及裝置、電子裝置、存儲(chǔ)介質(zhì)、電子設(shè)備。該方法包括：獲得用于執(zhí)行旋轉(zhuǎn)操作的旋轉(zhuǎn)矩陣，旋轉(zhuǎn)操作包括左旋轉(zhuǎn)操作和右旋轉(zhuǎn)操作；獲得人工智能模型的多個(gè)層的權(quán)重矩陣；根據(jù)多個(gè)層的類型，使用旋轉(zhuǎn)矩陣分別對(duì)多個(gè)層的權(quán)重矩...

本發(fā)明涉及計(jì)算機(jī)技術(shù)領(lǐng)域，提供了一種視頻處理系統(tǒng)、方法、裝置、電子設(shè)備和存儲(chǔ)介質(zhì)，系統(tǒng)包括：指令分發(fā)單元用于管理并分發(fā)視頻處理指令；以及視頻處理子系統(tǒng)，通過(guò)總線與指令分發(fā)單元連接；視頻處理子系統(tǒng)包括至少一個(gè)視頻核以及與視頻核一一對(duì)應(yīng)的緩...

本申請(qǐng)?zhí)峁┮环N芯片核心配置方法、裝置、芯片、電子設(shè)備和存儲(chǔ)介質(zhì)，涉及芯片設(shè)計(jì)制造技術(shù)領(lǐng)域，包括：將配置數(shù)據(jù)解析后并行寫入處理核心外部的多個(gè)映射寄存器中；所述映射寄存器與所述處理核心中的內(nèi)部寄存器一一對(duì)應(yīng)；在所述配置數(shù)據(jù)寫入完成的情況下，...