本申請(qǐng)?zhí)峁┝艘环N均衡器及芯片，涉及人工智能芯片領(lǐng)域。均衡器包括第一級(jí)接收電路，第一級(jí)接收電路包括：前級(jí)放大子電路、動(dòng)態(tài)鎖存子電路以及相位選擇子電路。前級(jí)放大子電路的輸入端與第一級(jí)接收電路的信號(hào)輸入端電連接，前級(jí)放大子電路的第一輸出端與動(dòng)...

本申請(qǐng)實(shí)施例提供的一種任務(wù)分配方法、裝置、設(shè)備及介質(zhì)，用以提高任務(wù)執(zhí)行效率。由于在本申請(qǐng)實(shí)施例中，根據(jù)輸入數(shù)據(jù)的批量數(shù)和每個(gè)輸入數(shù)據(jù)的深度數(shù)，精確計(jì)算出待處理的任務(wù)總數(shù)，依據(jù)每個(gè)計(jì)算核所能支持的最大并發(fā)任務(wù)數(shù)，將總?cè)蝿?wù)劃分為多個(gè)處理批次...

本發(fā)明公開一種算子生成方法、電子設(shè)備、存儲(chǔ)介質(zhì)及程序產(chǎn)品，該方法包括：根據(jù)當(dāng)前的算子生成需求和預(yù)設(shè)的算子生成約束知識(shí)庫(kù)，生成候選算子代碼；基于滿足預(yù)設(shè)的算子校驗(yàn)條件的所述候選算子代碼，獲得所述算子生成需求所對(duì)應(yīng)的目標(biāo)算子。本發(fā)明通過設(shè)置...

本發(fā)明涉及無線通信技術(shù)領(lǐng)域，提供一種處理器、芯片、網(wǎng)絡(luò)設(shè)備及無線通信數(shù)據(jù)處理方法，其中處理器包括：至少一個(gè)通用計(jì)算核心，被配置為執(zhí)行通用計(jì)算任務(wù)；至少一個(gè)張量計(jì)算核心，被配置為執(zhí)行矩陣乘法運(yùn)算任務(wù)；至少一個(gè)無線通信計(jì)算核心，被配置為執(zhí)行...

本發(fā)明提供一種深度學(xué)習(xí)通信算子數(shù)據(jù)處理方法、系統(tǒng)及人工智能計(jì)算設(shè)備，涉及深度學(xué)習(xí)技術(shù)領(lǐng)域。該方法包括：在處理器內(nèi)核啟動(dòng)的情況下，在片上共享存儲(chǔ)器中為多個(gè)線程的臨時(shí)數(shù)組分配目標(biāo)存儲(chǔ)空間；在多個(gè)線程并行執(zhí)行數(shù)據(jù)處理的情況下，初始化每個(gè)線程各...

本申請(qǐng)?zhí)峁┮环N并行計(jì)算方法、裝置、電子設(shè)備和存儲(chǔ)介質(zhì)，涉及并行計(jì)算技術(shù)領(lǐng)域，包括：基于各個(gè)流處理器簇中各個(gè)計(jì)算核心對(duì)目標(biāo)張量進(jìn)行第一規(guī)約操作，生成包含各個(gè)計(jì)算核心的計(jì)算結(jié)果的數(shù)據(jù)塊；將各個(gè)流處理器簇生成的數(shù)據(jù)塊寫入共享緩存；在各個(gè)流處理...

本發(fā)明涉及計(jì)算機(jī)技術(shù)領(lǐng)域，提供了一種任務(wù)調(diào)度方法、裝置、芯片、設(shè)備和存儲(chǔ)介質(zhì)，方法應(yīng)用于人工智能芯片，該芯片包括多個(gè)計(jì)算處理集群，每個(gè)計(jì)算處理集群中包含多個(gè)計(jì)算單元，方法包括：基于第一尺寸參數(shù)和第二尺寸參數(shù)，以及每個(gè)計(jì)算處理集群中任務(wù)狀...

本申請(qǐng)實(shí)施例提供了一種數(shù)據(jù)搬運(yùn)方法、設(shè)備、存儲(chǔ)介質(zhì)及程序產(chǎn)品，涉及人工智能芯片技術(shù)領(lǐng)域，該方法包括：主裸片向從裸片發(fā)送多個(gè)搬運(yùn)指令；從裸片將多個(gè)搬運(yùn)指令保存在指令緩存單元。從裸片從指令緩存單元中讀取一個(gè)搬運(yùn)指令，并根據(jù)該搬運(yùn)指令執(zhí)行相應(yīng)...

本發(fā)明涉及芯片技術(shù)領(lǐng)域，提供一種頻率校準(zhǔn)方法、電子設(shè)備、存儲(chǔ)介質(zhì)和計(jì)算機(jī)程序產(chǎn)品，所述方法包括：確定被測(cè)時(shí)鐘的當(dāng)前頻率偏離方向，當(dāng)前頻率偏離方向是被測(cè)時(shí)鐘的當(dāng)前頻率相對(duì)于目標(biāo)頻率的偏離方向；根據(jù)當(dāng)前頻率偏離方向與上一頻率偏離方向之間的異...

本發(fā)明涉及數(shù)據(jù)拼接方法、計(jì)算裝置、介質(zhì)和程序產(chǎn)品。該方法包括：獲取多個(gè)查詢矩陣序列和多個(gè)鍵矩陣序列；基于預(yù)設(shè)拼接尺寸、多個(gè)查詢矩陣序列的尺寸以及多個(gè)鍵矩陣序列的尺寸，生成用于指示序列的拼接方式的第一索引矩陣以及第二索引矩陣，第一索引矩陣...

本申請(qǐng)涉及軟件測(cè)試技術(shù)領(lǐng)域，尤其涉及一種算子測(cè)試方法及設(shè)備。將獲取的N個(gè)標(biāo)準(zhǔn)圖像處理算子和待測(cè)試算子按照順序排列，得到測(cè)試處理鏈，為了能夠?qū)Υ郎y(cè)試算子進(jìn)行對(duì)照，將測(cè)試處理鏈中的待測(cè)試算子替換為基準(zhǔn)算子，得到基準(zhǔn)處理鏈。通過運(yùn)行算子得到測(cè)...

本發(fā)明涉及一種用于執(zhí)行原子加操作的方法、人工智能芯片、計(jì)算裝置、介質(zhì)和程序產(chǎn)品。該方法包括：響應(yīng)于接收到原子加操作請(qǐng)求，確定針對(duì)相同地址進(jìn)行加預(yù)定值的多個(gè)線程請(qǐng)求；將所述多個(gè)線程請(qǐng)求合并成一個(gè)請(qǐng)求；基于合并后的請(qǐng)求，以單周期方式執(zhí)行加和...

本發(fā)明提供一種連續(xù)時(shí)間線性均衡器及其高速串行通信接收器，屬于集成電路技術(shù)領(lǐng)域，包括：多個(gè)具有不同輸入共模電壓范圍的差分輸入對(duì)；輸入選擇電路配置擇一啟用所有差分輸入對(duì)中的一個(gè)作為目標(biāo)差分輸入對(duì)；差分負(fù)載電路耦合至差分輸入級(jí)模塊的輸出端，具...

本發(fā)明提供一種延時(shí)校準(zhǔn)方法、裝置、設(shè)備及存儲(chǔ)介質(zhì)，涉及集成電路技術(shù)領(lǐng)域，方法包括：獲取參考時(shí)鐘和延時(shí)時(shí)鐘；對(duì)參考時(shí)鐘和延時(shí)時(shí)鐘進(jìn)行雙向采樣處理，確定第一亞穩(wěn)態(tài)邊界；基于第一亞穩(wěn)態(tài)邊界，對(duì)數(shù)字控制延時(shí)線進(jìn)行粗調(diào)校準(zhǔn)，獲得粗調(diào)參考時(shí)鐘和粗調(diào)...

本發(fā)明提供一種通用圖形處理器的復(fù)位控制方法、裝置及芯片，涉及集成電路技術(shù)領(lǐng)域。該方法由復(fù)位管理單元接管復(fù)位控制權(quán)，包括：接收用于觸發(fā)通用圖形處理器的功能模塊復(fù)位初始化的全局復(fù)位信號(hào)；根據(jù)通用圖形處理器的電源域、時(shí)鐘域和復(fù)位域中的至少一種...

本申請(qǐng)涉及人工智能芯片技術(shù)領(lǐng)域，特別涉及一種GPU指令的復(fù)制傳播方法、設(shè)備、存儲(chǔ)介質(zhì)和程序產(chǎn)品。所述方法包括：獲取目標(biāo)程序的控制流圖和工作列表；基于所述工作列表和數(shù)據(jù)流方程計(jì)算出固定點(diǎn)；識(shí)別所述控制流圖中的基本塊所屬的線程束；在各所述線...

本申請(qǐng)公開一種片上網(wǎng)絡(luò)的性能仿真方法、裝置、系統(tǒng)和存儲(chǔ)介質(zhì)，屬于集成電路設(shè)計(jì)技術(shù)領(lǐng)域。方法適于被耦接于片上網(wǎng)絡(luò)設(shè)計(jì)模型與內(nèi)存子系統(tǒng)模型之間的L2?Cache仿真模型執(zhí)行。方法包括：接收來自上游主設(shè)備、通過片上網(wǎng)絡(luò)設(shè)計(jì)模型轉(zhuǎn)發(fā)的訪問請(qǐng)求，...

本發(fā)明涉及數(shù)據(jù)傳輸技術(shù)領(lǐng)域，提供一種數(shù)據(jù)傳輸方法、裝置、電子設(shè)備、存儲(chǔ)介質(zhì)及程序產(chǎn)品，該數(shù)據(jù)傳輸方法，包括：獲取內(nèi)存中的待傳輸數(shù)據(jù)的數(shù)據(jù)長(zhǎng)度；若確定所述數(shù)據(jù)長(zhǎng)度與目標(biāo)對(duì)齊值對(duì)齊，則基于片上緩存的可緩存長(zhǎng)度，將所述待傳輸數(shù)據(jù)分片復(fù)制至所述...

本發(fā)明提供一種注意力機(jī)制的優(yōu)化計(jì)算方法及裝置，涉及人工智能技術(shù)領(lǐng)域，其中方法包括：基于目標(biāo)批次中多個(gè)輸入序列的長(zhǎng)度信息，構(gòu)建目標(biāo)批次的打包掩碼張量；在基于計(jì)算單元對(duì)目標(biāo)批次執(zhí)行注意力權(quán)重計(jì)算時(shí)，將打包掩碼張量與注意力分?jǐn)?shù)張量進(jìn)行運(yùn)算，得...

本發(fā)明提供一種用于集合通信算子的內(nèi)存訪問優(yōu)化方法、裝置及計(jì)算設(shè)備，涉及圖形處理器計(jì)算技術(shù)領(lǐng)域。該方法包括：識(shí)別待優(yōu)化的集合通信算子中的內(nèi)存訪問指令序列，該內(nèi)存訪問指令序列包括標(biāo)準(zhǔn)加載指令和標(biāo)準(zhǔn)存儲(chǔ)指令；將標(biāo)準(zhǔn)加載指令替換為批量加載指令，...