本申請公開了一種基于稀疏化處理的電路約簡方法及其系統(tǒng)，該方法包括：A、對電路矩陣采用時間常數(shù)平衡約簡(TICER)算法完成節(jié)點消去，得到規(guī)模更小但因填充而稠密化的矩陣；B、利用譜圖稀疏化算法刪除冗余非零元素，同時保留矩陣核心特性，得到稀...

一種面向存儲電路繼承連接的網(wǎng)表處理方法及電子設(shè)備，該方法包括：1）從存儲電路原理圖數(shù)據(jù)中提取繼承連接的原始定義體，獲取原始定義體定義的屬性名和默認(rèn)線網(wǎng)名；2）在存儲電路的每個調(diào)用層級中，查找繼承連接的轉(zhuǎn)義定義體或物理連接關(guān)系，并根據(jù)其內(nèi)...

本發(fā)明是關(guān)于一種電路布局方法、裝置、計算機(jī)設(shè)備、存儲介質(zhì)及程序產(chǎn)品。電路布局方法包括：基于信號流算法，將電路拓?fù)浣Y(jié)構(gòu)圖中滿足相同類型的預(yù)設(shè)連接規(guī)則的電路單元進(jìn)行合并，形成單元組；確定每個所述單元組的電路單元的不同陣列排布形態(tài)，得到多個局...

本發(fā)明是關(guān)于一種電路布局方法、裝置、設(shè)備、存儲介質(zhì)及程序產(chǎn)品。電路布局方法包括：在電路拓?fù)浣Y(jié)構(gòu)圖中查找與布局模板的拓?fù)浣Y(jié)構(gòu)相同的重復(fù)單元組，重復(fù)單元組包括多個電路單元；將與同一布局模板對應(yīng)的多個重復(fù)單元組聚合為獨(dú)立布局單元，其中，與同一...

一種基于啟發(fā)式的模擬電路版圖布局迭代合法化方法及系統(tǒng)，其中所述方法包括：基于含有器件或模塊重疊的版圖初始布局，根據(jù)版圖中的特殊結(jié)構(gòu)和陣列模塊劃分布局組；構(gòu)建描述所述布局組間相對位置關(guān)系的約束圖，并解決版圖布局中的對稱約束沖突，以確保所有...

本發(fā)明涉及一種在液晶基板與驅(qū)動IC之間進(jìn)行FPC布線的方法及存儲介質(zhì)，屬于電子設(shè)計自動化技術(shù)領(lǐng)域，包括：將IC牙和FPC牙按電信號功能及順序分組，構(gòu)成牙組對CP[i]；以各牙組為單位，向基準(zhǔn)線段的外延方向分別做延長線，獲得4條延長線和4...

本發(fā)明涉及一種基于代碼提交記錄的測試失敗案例分配方法、系統(tǒng)及存儲介質(zhì)，屬于軟件自動化測試技術(shù)領(lǐng)域，包括：確定時間窗口，基于時間窗口收集代碼提交記錄和測試結(jié)果記錄，獲取第一失敗案例數(shù)據(jù)；對所述第一失敗案例數(shù)據(jù)進(jìn)行篩選過濾，得到待分配失敗案...

本發(fā)明涉及一種負(fù)載調(diào)制平衡功率放大器電路，屬于無線通信技術(shù)領(lǐng)域，包括第一電橋、環(huán)形器，相位阻抗調(diào)節(jié)線一端與第一電橋直通端口連接，另一端與環(huán)形器第三端口連接；阻抗調(diào)節(jié)線一端與第一電橋耦合端口連接，另一端與環(huán)形器第一端口連接；相位調(diào)節(jié)線一端...

本申請?zhí)峁┝艘环N加速電路仿真的多層類求解方法、電子設(shè)備及存儲介質(zhì)，所述方法包括：將電路遞歸劃分為多個層級的子電路，形成從細(xì)到粗的層級結(jié)構(gòu)；基于電路延遲屬性，標(biāo)注并簡化各層級子電路中的不活躍部分，同時構(gòu)建層級間的映射關(guān)系；基于所述層級結(jié)構(gòu)...

本發(fā)明涉及一種Verilog?A模型到C++表格模型的代碼轉(zhuǎn)換方法及存儲介質(zhì)，屬于電子設(shè)計自動化技術(shù)領(lǐng)域，包括讀入Verilog?A解析模型，進(jìn)行模型解析和預(yù)處理；基于預(yù)設(shè)的配置信息，將模型的解析表達(dá)式進(jìn)行離散化采樣后，將原始的解析表達(dá)...

本申請?zhí)峁┝艘环N基于器件并聯(lián)的多指器件合并方法、電子設(shè)備及存儲介質(zhì)，所述方法包括：基于電路拓?fù)鋽?shù)據(jù)結(jié)構(gòu)，識別出由同一多指器件拆分得到且彼此并聯(lián)的多個器件并歸入同一待分組容器；對所述待分組容器，計算其中各器件在預(yù)設(shè)工作電壓點的關(guān)鍵指標(biāo)值；...

本公開是關(guān)于一種在版圖中調(diào)整引腳布局的方法，包括：在版圖中生成目標(biāo)電路中通過飛線連接的引腳；響應(yīng)于用戶的第一預(yù)設(shè)操作，確定需要進(jìn)行布局調(diào)整的目標(biāo)引腳以及通過飛線與目標(biāo)引腳連接的基準(zhǔn)引腳；響應(yīng)于用戶的第二預(yù)設(shè)操作，根據(jù)基準(zhǔn)引腳的布局，確定...

一種S參數(shù)矢量擬合中的奇異性處理方法，包括：確定需要擬合的S參數(shù)集合；確定最大迭代次數(shù)、最大有效迭代次數(shù)、最大極點、最大常數(shù)項；確定矢量擬合初始的極點數(shù)、迭代次數(shù)，以及有效迭代次數(shù)；矢量擬合給定的S參數(shù)，并根據(jù)得到的新的極點確認(rèn)迭代的有...

本發(fā)明涉及集成電路設(shè)計與仿真技術(shù)領(lǐng)域，特別涉及一種大規(guī)模集成電路仿真中共享計算參數(shù)的方法，包括：獲取電路網(wǎng)表文件和庫文件中的外部參數(shù)與內(nèi)部參數(shù)；將子電路實例化抽象成數(shù)據(jù)點，傳入?yún)?shù)抽象成數(shù)據(jù)點的維度值，分組抽象成聚類；構(gòu)建所述內(nèi)部參數(shù)與...

本發(fā)明涉及一種MOSFET失配參數(shù)自動提取方法，屬于集成電路器件仿真技術(shù)領(lǐng)域，包括：統(tǒng)一模型卡中的失配參數(shù)表達(dá)式，建立失配模型方程；確定器件模型尺寸數(shù)列；按器件模型面積順序排列，獲得器件尺寸數(shù)組序列；設(shè)置失配參數(shù)數(shù)組順序及各失配參數(shù)數(shù)組...

本發(fā)明涉及一種高精度的CCC電路仿真方法及存儲介質(zhì)，屬于集成電路數(shù)字仿真技術(shù)領(lǐng)域，包括：將大規(guī)模集成電路拆分成若干CCC電路；測量CCC電路每個輸入端的MOS的電壓?電容特性C(V)；基于C(V)數(shù)據(jù)建立等效壓控電容模型替換CCC負(fù)載電...

本申請是關(guān)于一種頻率選擇表面及應(yīng)用。其中，頻率選擇表面包括多個沿二維方向重復(fù)性設(shè)置的晶胞，單個所述晶胞包括第一金屬層、介質(zhì)層和第二金屬層，所述介質(zhì)層包括相對設(shè)置的第一表面和第二表面，所述第一金屬層貼于所述第一表面，所述第二金屬層貼于所述...

本公開是關(guān)于一種大規(guī)模陣列電路版圖處理方法及裝置。涉及電路設(shè)計領(lǐng)域，解決了逐個計算節(jié)點的電氣參數(shù)耗時過長且生成結(jié)果文件數(shù)據(jù)量巨大的問題。該方法包括：遍歷獲取集成電路版圖中的多個子圖形；根據(jù)所述子圖形的電氣特征，獲取所述子圖形的分類；對同...

本申請涉及一種集成電路芯片的展示方法、裝置、存儲介質(zhì)及電子設(shè)備，涉及芯片技術(shù)領(lǐng)域，其中方法包括：首先獲取集成電路的配置文件；再根據(jù)配置文件中的信息，確定集成電路中芯片的堆疊結(jié)構(gòu)；然后將堆疊結(jié)構(gòu)映射到可編輯的三維可視化界面，得到芯片的三維...

本公開是關(guān)于一種稀疏矩陣存儲方法、裝置、計算機(jī)設(shè)備及存儲介質(zhì)。涉及集成電路領(lǐng)域，解決了多次補(bǔ)零操作帶來的并行處理效率低下的問題。所述方法包括：將稀疏矩陣中行內(nèi)非零矩陣元的數(shù)量符合預(yù)設(shè)第一條件的多個行劃分為第一組；將所述第一組中的行劃分為...