本發明公開了一種凹槽絕緣柵型復合源場板的異質結場效應晶體管，該器件自下而上包括襯底、過渡層、勢壘層、源極、漏極、絕緣介質層、絕緣槽柵、鈍化層、源場板和保護層，勢壘層上開有凹槽，絕緣槽柵位于凹槽上部的絕緣介質層上，源場板位于鈍化層的上面，...

本發明公開了一種凹槽絕緣交疊柵異質結場效應晶體管，該器件自下而上包括襯底（１）、過渡層（２）、勢壘層（３）、源極（４）、漏極（５）、絕緣介質層（７）、鈍化層（８）、交疊柵（１０）和保護層（１２），該勢壘層上開有第一凹槽（６），該鈍化層上...

本發明公開了一種源場板高電子遷移率晶體管，該器件自下而上包括襯底（１）、過渡層（２）、勢壘層（３）、源極（４）、漏極（５）、柵極（６）、鈍化層（７）、保護層（１０）和源場板（８），該源場板（８）與源極（４）電氣連接，其中，鈍化層（７）上...

本發明公開了一種絕緣柵型源場板異質結場效應晶體管，該器件自下而上包括襯底（１）、過渡層（２）、勢壘層（３）、源極（４）、漏極（５）、絕緣介質層（６）、絕緣柵極（７）、鈍化層（８）、源場板（９）和保護層（１１），該源場板（９）位于鈍化層（...

本發明公開了一種槽柵型源場板高電子遷移率器件及其制作方法，該器件自下而上包括襯底（１）、過渡層（２）、勢壘層（３）、源極（４）、漏極（５）、槽柵（７）、鈍化層（８）、源場板（９）和保護層（１１），該槽柵（７）位于勢壘層的凹槽（６）中，該...

本發明公開了一種ＡｌＮ／ＧａＮ增強型金屬－絕緣體－半導體場效應晶體管，主要解決現有器件中高閾值電壓和大輸出電流不能同時實現的問題。該器件的主要特點是通過采用ＡｌＮ勢壘層，提高溝道二維電子氣濃度，實現在大閾值電壓的同時提高輸出電流。其制作...

本實用新型公開了一種硅鍺／硅三維集成電路有源層結構，以提高現有三維集成電路的速度。其方案是分別采用單晶Ｓｉ和ＳｉＧｅ／Ｓｉ構建新的三維集成電路的兩個有源層。其中，第一有源層采用Ｓｉ　　ＳＯＩ或Ｓｉ襯底制作ｎ型溝道ＭＯＳ場效應晶體管ｎＭＯ...

本實用新型涉及一種半導體器件生產的專用設備。該設備分為局部凈化室和電氣控制柜兩大部分，其中局部凈化室包括光化學反應室，循環凈化系統，升降傳動機構，光源電源箱。電氣控制柜包括ＭＩＣ－１００型微機，溫控儀，質量流量控制器，浮子流量計，氣路顯...

本實用新型發明公開了一種可集成的高壓ＬＤＭＯＳ晶體管結構。該結構采用在Ｐ型襯底１與Ｎ型外延層３之間設有埋層２，在Ｎ型外延層上設的源、漏區之間設有場氧化層９作為厚柵氧化層，該厚柵氧化層上設有Ｎ型多晶硅柵８，其延長部分為場板１２；在漏區內設...

本實用新型公開了一種可集成的高壓ＶＤＭＯＳ晶體管結構及其制備方法。其結構采用在Ｎ型外延層４與襯底１的界面上設有Ｎ型埋層２，在Ｎ型外延層上設有Ｐ型體溝道區１１和深Ｎ＋擴散區５及Ｐ型阱６，該Ｐ型體溝道區的四周設有Ｐ型場限環７，該Ｐ型體溝道區...

本發明涉及一種氧敏復合材料的制備方法。主要解決目前制備單一氧化物半導體氧敏材料需要貴金屬催化劑，且氧敏特性差的問題，提出了采用氧化鈦－氧化鈮兩種氧化物為源物質，制備復合氧敏材料的方法，其操作步驟為：（１）將兩種不同比例的粉料混合攪拌并燒...

本發明涉及微電子技術領域，主要解決降低集成電路溫漂和全溫程失調問題。本發明從集成電路差分放大器的熱電一體分析入手，推導出失調量ε與電學不對稱ａ和熱學不對稱△Ｔ的關系式ε∝１－（１＋ａ）（１－Ｂ△Ｔ／Ｔ↑［２］）。在此基礎上提出采用雙激光...

本發明涉及一種新原理結構的柵控晶閘管，其特征在于在晶閘管結構的發射區表面或發射區和寬基區表面集成有耗盡型ＭＯＳＦＥＴ，該ＭＯＳ溝道區構成了晶閘管的射結短路，控制器件的關閉。它克服了目前柵控晶閘管所能關閉的電流密度較低、速度較慢、存在寄生...

本發明涉及一種功率半導體器件，該器件主要解決現有半導體器件導通電阻大，導通電流密度小的問題。采用在金屬氧化物ＭＯＳ功率場效應管結構中引進寄生的雙極晶體管Ｑ，并將兩者集成在一起的方案，實現復合型結構的ＭＢＭＴ器件。該器件主要包括有一個ｎ↑...

本發明涉及一種功率半導體器件，該器件主要解決現有器件打開或關斷時需提供很大柵極驅動電流的問題。采用在雙極靜電感應晶體管的結構上，引進功率場效應晶體管的復合結構，整個器件包括一個ｎ↑［＋］襯底和ｎ↑［－］外延層，兩個鋁接點７與１１，外延層...

本發明涉及一種在藍寶石襯底上異質外延生長半導體碳化硅薄膜的方法。主要解決在藍寶石襯底上直接生長碳化硅薄膜時薄膜與襯底之間粘附性差，不易核生長的缺陷。提出一種在藍寶石襯底與ＳｉＣ薄膜之間介入一層緩沖層作為過渡，以減少晶格失配的生長碳化硅薄...

本發明公開了一種在低溫、超高背景真空度的工藝環境下，采用光化學氣相淀積設備外延生長硅鍺／硅材料的方法。本發明的主要特點是，將ＵＨＶ／ＣＶＤ技術和光ＣＶＤ技術的優點有機地結合起來，在背景真空度優于１×１０＃＋［－７］Ｐａ，反應溫度為４００...

本發明公開了一種高速三維集成電路有源層結構及制作方法，以提高現有三維集成電路的速度。其方案是分別采用單晶Ｓｉ和ＳｉＧｅ／Ｓｉ構建新的三維集成電路的兩個有源層。其中，第一有源層采用Ｓｉ　　ＳＯＩ或Ｓｉ襯底制作ｎ型溝道ＭＯＳ場效應晶體管ｎＭ...

本發明公開了一種在Ⅲ－Ⅴ族化合物材料上原位淀積ＳｉＯ↓［２］和金屬膜的方法，該方法采用電子束ＥＢ真空蒸發，用高純ＳｉＯ↓［２］顆粒作蒸發源材料，在１個設備的蒸發臺內先后完成對ＳｉＯ↓［２］膜和金屬膜的兩種膜的蒸發。其過程是對片子進行清洗...

本發明公開了一種垂直型半導體器件結構及制作方法。主要解決寬禁帶半導體材料、器件高缺陷密度及大功率器件散熱的問題。采用立體形三維納米結構，包括襯底、垂直單晶、外延層、金屬層、介質層，其中垂直單晶與襯底表面垂直，外延層與垂直單晶平行，金屬層...