本發(fā)明提出了一種神經(jīng)網(wǎng)絡(luò)多目標(biāo)優(yōu)化與FPGA硬件加速協(xié)同設(shè)計(jì)方法,屬于深度學(xué)習(xí)模型壓縮與硬件協(xié)同設(shè)計(jì)領(lǐng)域。該方法包括:構(gòu)建包含神經(jīng)網(wǎng)絡(luò)壓縮參數(shù)和FPGA硬件設(shè)計(jì)參數(shù)的聯(lián)合優(yōu)化空間;采用多目標(biāo)貝葉斯優(yōu)化搜索策略,在聯(lián)合優(yōu)化空間內(nèi)迭代搜索,...