本申請(qǐng)?zhí)峁┮环N器件獲取系統(tǒng)及器件調(diào)用方法、器件存儲(chǔ)方法、終端和介質(zhì)，其中，器件獲取系統(tǒng)包括器件生成模塊、器件檢查模塊和器件仿真模塊；器件生成模塊用于基于調(diào)取指令生成器件；器件檢查模塊用于驗(yàn)證器件；器件仿真模塊用于對(duì)器件進(jìn)行仿真；器件生成...

本申請(qǐng)實(shí)施例提供了一種高反向維持DDSCR靜電防護(hù)器件和芯片，該高反向維持DDSCR靜電防護(hù)器件包括：第一導(dǎo)電類型襯底；第二導(dǎo)電類型埋層；阱結(jié)構(gòu)組，位于第二導(dǎo)電類型埋層上，阱結(jié)構(gòu)組包括多個(gè)交替排布的第一導(dǎo)電類型阱與第二導(dǎo)電類型阱；陽極結(jié)...

本申請(qǐng)?zhí)峁┝艘环N掩模版數(shù)據(jù)確認(rèn)方法及裝置，方法包括：獲取待轉(zhuǎn)移到掩模版上的初始圖形；在預(yù)設(shè)臺(tái)階寬度范圍內(nèi)調(diào)整臺(tái)階寬度，并按照每次調(diào)整得到的臺(tái)階寬度來對(duì)所述初始圖形進(jìn)行曼哈頓化處理，以得到曼哈頓圖形；將所述曼哈頓圖形輸入至光學(xué)鄰近效應(yīng)校正...

本發(fā)明提供一種半導(dǎo)體器件結(jié)構(gòu)及其制備方法，半導(dǎo)體器件結(jié)構(gòu)包括：基底，基底上具有接觸點(diǎn)；介質(zhì)層，形成于基底上；接觸孔，形成于介質(zhì)層中，接觸孔顯露接觸點(diǎn)；金屬層，形成于接觸孔的側(cè)壁及底部；接觸孔側(cè)壁金屬層的第一厚度與接觸孔頂部?jī)蓚?cè)金屬層的第...

本申請(qǐng)?zhí)峁┝艘环N無人搬運(yùn)車啟停調(diào)度方法、裝置及電子設(shè)備，涉及運(yùn)輸控制技術(shù)領(lǐng)域，該方法包括：獲取指令信息、停泊站信息、無人搬運(yùn)車位置信息及指令執(zhí)行情況；根據(jù)獲取的信息確定線上處于空閑狀態(tài)的無人搬運(yùn)車數(shù)量以及待執(zhí)行指令數(shù)量；將處于空閑狀態(tài)的...

本發(fā)明公開了一種LDMOS器件的制造方法及LDMOS器件，屬于半導(dǎo)體技術(shù)領(lǐng)域。本發(fā)明在漂移區(qū)的上表面沉積多晶硅，并對(duì)所述多晶硅進(jìn)行摻雜，以在所述漂移區(qū)的上表面形成多晶硅摻雜結(jié)構(gòu)，通過形成多晶硅摻雜結(jié)構(gòu)與漂移區(qū)的上表面直接接觸，能夠增大漂...

本申請(qǐng)公開了一種半導(dǎo)體結(jié)構(gòu)及其制備方法。首先，在SOI襯底中刻蝕形成縱向至少貫穿頂部半導(dǎo)體層的溝槽；在溝槽的側(cè)壁及底部形成隔離介質(zhì)層后，選擇性去除底部隔離介質(zhì)層以暴露硅襯底；若溝槽底部位于埋氧層內(nèi)，則在去除隔離介質(zhì)層后繼續(xù)刻蝕埋氧層直至...

本發(fā)明涉及半導(dǎo)體器件設(shè)計(jì)制造技術(shù)領(lǐng)域，特別是涉及一種具備溝槽漏電極的LDMOS器件結(jié)構(gòu)及制備方法。通過將漏電極集成于漂移區(qū)的溝槽之內(nèi)，形成了具備溝槽幾何特征的溝槽漏電極結(jié)構(gòu)，利用其溝槽結(jié)構(gòu)和內(nèi)襯氧化層，將器件耐壓時(shí)的高電場(chǎng)區(qū)域引導(dǎo)至溝槽...

本發(fā)明涉及半導(dǎo)體器件制備技術(shù)領(lǐng)域，特別是涉及一種P型DEMOS器件制備方法及系統(tǒng)。為了在各個(gè)方向上均形成遠(yuǎn)離局部氧化硅結(jié)構(gòu)邊界的離子濃度梯度變化區(qū)域邊界，完全消除器件在高濃度離子摻雜時(shí)形成的耐壓薄弱點(diǎn)，本發(fā)明以相同入射斜角，不同的器件方...

本申請(qǐng)?zhí)峁┝艘环N批量生產(chǎn)設(shè)備的生產(chǎn)規(guī)劃方法、裝置及電子設(shè)備，涉及設(shè)備生產(chǎn)規(guī)劃管理技術(shù)領(lǐng)域，包括：至少從等待時(shí)長(zhǎng)合理性和生產(chǎn)設(shè)備效率最大化兩個(gè)方向，對(duì)多個(gè)目標(biāo)生產(chǎn)批次進(jìn)行群組劃分及篩選，得到多個(gè)目標(biāo)生產(chǎn)批次在生產(chǎn)規(guī)劃時(shí)間段下的可選生產(chǎn)規(guī)劃...

本申請(qǐng)?zhí)峁┝艘环N薄膜電阻的制備方法、裝置、電子設(shè)備及存儲(chǔ)介質(zhì)，包括：對(duì)已完成銅互連工藝的晶圓進(jìn)行化學(xué)機(jī)械拋光；對(duì)經(jīng)過化學(xué)機(jī)械拋光的晶圓進(jìn)行介電材料層沉積，形成介電材料層；在介電材料層上加工形成防形變介質(zhì)層；在防形變介質(zhì)層上進(jìn)行薄膜電阻加...

本申請(qǐng)公開了一種亞穩(wěn)態(tài)消除電路、比較器電路及模數(shù)轉(zhuǎn)換器，涉及電子器件技術(shù)領(lǐng)域。亞穩(wěn)態(tài)消除電路包括有效檢測(cè)模塊、時(shí)鐘信號(hào)生成模塊和強(qiáng)制修正模塊，有效檢測(cè)模塊的兩個(gè)輸入端連接比較器的兩個(gè)輸出端，有效檢測(cè)模塊的檢測(cè)信號(hào)輸出端連接時(shí)鐘信號(hào)生成模...

本申請(qǐng)?zhí)峁┮环N薄膜電阻制備方法、電阻器件及設(shè)備，涉及半導(dǎo)體制備技術(shù)領(lǐng)域，解決了相關(guān)技術(shù)中所制備的薄膜電阻性能差的問題，本方案能夠通過對(duì)目標(biāo)位置刻蝕形成第一通孔時(shí)無需保留該目標(biāo)位置處的第一CrSi膜層，而是直接刻蝕并停留在介質(zhì)阻擋層，并通...

本申請(qǐng)?zhí)峁┝艘环N半導(dǎo)體通孔生成方法、裝置、電子設(shè)備及存儲(chǔ)介質(zhì)，涉及半導(dǎo)體制造技術(shù)領(lǐng)域，該方法包括：在后段鋁金屬介質(zhì)層上，依次生成圖形轉(zhuǎn)移犧牲層、旋涂型抗反射層以及光刻膠層；利用等離子體刻蝕工藝，對(duì)旋涂型抗反射層、圖形轉(zhuǎn)移犧牲層以及介質(zhì)層...

本申請(qǐng)實(shí)施例提供了一種背照式圖像傳感器的像素隔離結(jié)構(gòu)制備方法及半導(dǎo)體結(jié)構(gòu)，該方法包括：提供襯底，在襯底中形成多個(gè)像素結(jié)構(gòu)；在襯底上形成第一介質(zhì)層薄膜，并在第一介質(zhì)層薄膜上形成含碳的有機(jī)介質(zhì)層直至填滿深溝槽；對(duì)有機(jī)介質(zhì)層進(jìn)行刻蝕直至低于深...

本申請(qǐng)實(shí)施例公開了一種頂層金屬層結(jié)構(gòu)、生成方法以及半導(dǎo)體器件。本申請(qǐng)實(shí)施例提供的技術(shù)方案通過將頂層金屬層上的頂層金屬呈蛇形布置，并在頂層金屬在蛇形布置的轉(zhuǎn)角內(nèi)角設(shè)置為第一倒角，在頂層金屬在蛇形布置的轉(zhuǎn)角外角設(shè)置為第二倒角，可有效減少頂層...

本申請(qǐng)公開了一種掩膜組、量測(cè)標(biāo)記結(jié)構(gòu)、形成方法及尺寸量測(cè)方法，涉及光刻工藝技術(shù)領(lǐng)域。掩膜組包括第一掩膜和第二掩膜，第一掩膜和第二掩膜分別用于深溝槽刻蝕工藝和中溝槽刻蝕工藝，第一掩膜和第二掩膜均設(shè)置有量測(cè)標(biāo)記組，第一掩膜和第二掩膜的量測(cè)標(biāo)...

本發(fā)明涉及半導(dǎo)體器件技術(shù)領(lǐng)域，特別是涉及一種屏蔽柵溝槽VDMOS場(chǎng)板制備方法、系統(tǒng)及結(jié)構(gòu)。目前VDMOS器件的溝槽深寬比過大使得在屏蔽柵多晶硅間隙填充過程中，容易出現(xiàn)底填充孔隙及貫穿溝槽的縫隙，該縫隙導(dǎo)致在后續(xù)刻蝕工藝中，屏蔽柵多晶硅頂...

本發(fā)明涉及半導(dǎo)體器件制備及測(cè)試技術(shù)領(lǐng)域，特別是涉及一種N阱與深P阱結(jié)測(cè)試結(jié)構(gòu)、制備方法及測(cè)試方法。上述N阱與深P阱結(jié)測(cè)試結(jié)構(gòu)在N阱和P阱之間設(shè)計(jì)了一種特殊深溝槽結(jié)構(gòu)，該深溝槽結(jié)構(gòu)恰好由所述N型外延層表面穿透至所述深P阱層內(nèi)，使得N阱電流...

本發(fā)明提供一種efuse讀寫電路及其讀寫方法，efuse讀寫電路包括至少一個(gè)efuse讀寫區(qū)塊。efuse讀寫區(qū)塊包括：efuse存儲(chǔ)陣列，包括若干個(gè)存儲(chǔ)單元；編程控制模塊，包括n個(gè)編程控制單元，分別連接各位線的第一端，通過與字線配合選...