本發(fā)明公開了一種半導體磷元素的檢測方法及系統(tǒng)，屬于半導體檢測技術領域，所述方法采用產(chǎn)線機臺實現(xiàn)，包括：基于預制備的硼摻雜硅外延晶圓獲取初始電阻率；將所述硼摻雜硅外延晶圓和待檢測晶圓在所述產(chǎn)線機臺中一同進行高溫退火處理，并獲取經(jīng)高溫退火處...

本申請?zhí)峁┝艘环N物料處理方法、系統(tǒng)、電子設備及存儲介質(zhì)，該方法包括：接收目標制程設備的物料加工信息，物料加工信息包括待搬運至物料口的第一物料；基于運輸時間從多輛無人搬運車中選取目標無人搬運車，并利用目標無人搬運車將第一物料搬運至第一緩存...

本申請?zhí)峁┝艘环N過度刻蝕識別方法及系統(tǒng)，其中，該方法包括：獲取待刻蝕芯片的初始套刻標記在預設位置的初始長度；控制刻蝕機臺對待刻蝕芯片進行鈍化層刻蝕之后，獲取待測量套刻標記在預設位置的目標長度，待測量套刻標記指的是通過鈍化層刻蝕來去除初始...

本申請?zhí)峁┝艘环N集成半導體結(jié)構及其制備方法，集成半導體結(jié)構包括：邏輯芯片，邏輯芯片的頂層金屬層上依次設置氧化層和鈍化層，頂層金屬層包括至少一個第一頂層金屬和第二頂層金屬；信號傳感矩陣，至少一個第一頂層金屬上的氧化層和鈍化層中設置至少一個...

本申請?zhí)峁┝艘环N深溝槽電容器和硅通孔的制造方法，所述方法包括：根據(jù)第一光刻膠層上定義出的硅通孔的圖案，對待處理晶圓表面的硬掩模層進行初步刻蝕，得到硅通孔的初步淺槽；去除第一光刻膠層，保留硬掩模層；在硬掩模層的表面依次沉積抗反射層和第二光...

本申請?zhí)峁┝艘环N低觸發(fā)與高維持的可控硅及其制作方法，第一N+注入?yún)^(qū)、第一P+注入?yún)^(qū)設置在第一N阱內(nèi)，第三N+注入?yún)^(qū)、第二P+注入?yún)^(qū)設置在第一P阱內(nèi)，第二N+注入?yún)^(qū)設置在第一N阱和第一P阱之間；第一N+注入?yún)^(qū)、第一P+注入?yún)^(qū)、第二N+注入...

本申請?zhí)峁┝艘环N硅通孔及應力消除層的加工方法及電子設備，背照式圖像傳感器包括鍵合在一起的像素晶圓和邏輯晶圓，像素晶圓內(nèi)和邏輯晶圓內(nèi)形成有金屬互連結(jié)構；以雙大馬士革工藝在邏輯晶圓內(nèi)、除硅通孔加工位置和金屬互連結(jié)構所在區(qū)域之外的目標區(qū)域加工...

本發(fā)明提供一種金屬圖層圖形的OPC修正方法和金屬圖層，通過對目標圖形進行砍角，使最小外角對外角距離增大，以砍角后的目標圖形作為OPC修正目標，給OPC迭代修正足夠的空間，能夠避免OPC修正過程中由于光罩制作規(guī)則限制使得OPC修正后的圖形...

本發(fā)明提供一種改善晶圓多形態(tài)翹曲的方法及系統(tǒng)，方法包括步驟：1）測量晶圓的初始翹曲形貌，獲取形變分布數(shù)據(jù)；2）通過有限元仿真模型計算晶圓翹曲的三維形變并以此為基礎，基于所述實測形變分布數(shù)據(jù)，通過線性疊加法優(yōu)化晶圓背面應力膜的參數(shù)，使應力...

本申請?zhí)峁┝艘环N待封裝芯片、制備方法及半導體器件，待封裝芯片包括：初始芯片，所述初始芯片包括頂層金屬層；凸塊結(jié)構，設置在所述初始芯片的頂層金屬層之上，所述凸塊結(jié)構包括第一氧化層、鈍化層、第二氧化層和外接金屬層，所述鈍化層設置在所述第一氧...

本發(fā)明提供一種半導體晶圓及其制備方法，制備方法包括：提供晶圓，測量晶圓的翹曲數(shù)據(jù)，依據(jù)翹曲數(shù)據(jù)，在晶圓背面沉積弓形應力膜，其中，弓形應力膜滿足以下規(guī)則：若晶圓正面x方向的翹曲，則由分布在背面y方向弓形應力膜校正；若晶圓正面y方向的翹曲，...

本申請?zhí)峁┝艘环N標識識別方法、裝置、物料搬運設備及存儲介質(zhì)，本申請在物料搬運設備上設置視覺傳感器，通過視覺傳感器采集帶有雙信息載體的目標物料的目標圖像，并分別識別目標圖像中的第一信息載體和第二信息載體得到對應的兩個標識信息，最后通過比對...

本申請實施例公開了半導體器件和半導體器件版圖的非對稱型修正方法。該半導體器件，包括金屬互連層，金屬互連層包括至少一個凹角位置，凹角位置設置有與金屬互連層一體成型的過渡帶；同一過渡帶在凹角位置的兩個垂直方向上的延伸距離不同，且在兩個垂直方...

本申請實施例公開了半導體器件和半導體器件版圖的曲線型處理方法。該半導體器件，包括金屬互連層；金屬互連層的金屬覆蓋區(qū)域為由多個方向不同的邊界線通過過渡線連接形成的封閉區(qū)域；相鄰兩條邊界線之間的過渡線為根據(jù)兩條邊界線的相交關系確定的曲線，曲...

本申請公開了一種深硅通孔制備方法、集成芯片制備方法及集成芯片，涉及半導體制造技術領域。該深硅通孔制備方法包括：在晶圓的硅中介層上表面沉積氧化硅以形成氧化硅薄膜；在氧化硅薄膜上表面涂覆光刻膠，通過預設的通孔掩膜對光刻膠進行曝光顯影以露出通...

本申請?zhí)峁┝艘环NBCD器件及制備方法，涉及半導體技術領域，解決了相關技術中BCD器件不滿足行業(yè)測試要求的問題，本方案提供的BCD器件在金屬層上沉積第一富硅氧化硅層、氮氧化硅層以及氧化物層，氮氧化硅層相比于氧化物層具有更高的介電強度，且能...

本申請實施例公開了金屬互連方法、半導體器件制備方法以及半導體器件。本申請實施例提供的技術方案通過在第一金屬層上沉積第一介質(zhì)層，在第一介質(zhì)層上沉積第二介質(zhì)層，對第一金屬層、第一介質(zhì)層和第二介質(zhì)層進行爐管退火以及蝕刻處理，并在爐管退火以及蝕...

本申請實施例公開了一種金屬互連方法、半導體器件制備方法以及半導體器件。本申請實施例提供的技術方案通過在光學功能層上蝕刻出第一預設圖案，在蝕刻出所述第一預設圖案的所述光學功能層上依次沉積第一金屬層和介質(zhì)層，在所述第一金屬層和所述介質(zhì)層上蝕...

本申請?zhí)峁┝艘环N晶圓光刻過程中對準失敗的處理方法及裝置，所述處理方法包括：若識別到晶圓的目標光刻階段發(fā)生對準失敗，確定是否存在至少一個未使用的備用對準標記；若存在，按預設選取規(guī)則從至少一個未使用的備用對準標記中，確定目標光刻階段對晶圓進...

本發(fā)明提供一種金屬電容結(jié)構及其制備方法，通過等離子體工藝在第一極板與絕緣層界面處原位生長出一層TixOy過渡層，成功解決了界面粗糙度高的問題，且TixOy的禁帶寬度大于氮化鈦的禁帶寬度，過渡層能夠阻礙了載流子跨越界面的遷移，從而抑制了界...