本發明公開一種半導體制備方法及半導體器件，其方法包括以下步驟：控制同一管爐管中豎直方向上不同位置制備出來的HCD?SIN的厚度的U％＜0.4％；對爐管中制備出來的HCD?SIN進行干法刻蝕；對經過干法刻蝕的HCD?SIN進行濕法清洗，并...

本發明公開了一種沉積硅富氧化物薄膜的方法及硅富氧化物薄膜，包括：將一晶圓置于反應腔內；設定反應腔壓力，并在反應腔通入氦氣；通過第一管道向旁路結構通入旁路氣體；通過第二管道向述反應腔通入反應氣體，并降低反應氣體中硅烷的流量；在晶圓表面沉積...

本申請提供了一種屏蔽柵溝槽型功率器件及其制備方法，涉及半導體技術領域，解決了屏蔽柵溝槽型器件容易出現尖端放電現象而影響穩定性的問題，本申請方案通過在對多晶硅進行回刻的過程中，在反應腔中利用相應的氣體組合對多晶硅層進行刻蝕，使得多晶硅的尖...

本技術公開一種晶圓清洗模塊用晶圓厚度檢測裝置及晶圓清洗槽寬度自動調節系統，厚度檢測裝置包括設置在晶圓清洗模塊的外殼體的內側面的光學檢測組件和第一處理單元，光學檢測組件獲取光源干涉信號輸出至第一處理單元以轉換為晶圓厚度。自動調節系統包括檢...

本申請提供了一種半導體芯片設計中隔離器件的確定方法、裝置及設備，涉及半導體芯片制造技術領域，該方法包括：確定隔離阱版圖依賴參數與耐壓值之間的版圖依賴關系；根據版圖依賴關系，建立與隔離器件的工藝要求對應的隔離器件模型；利用隔離器件模型構建...

本申請提供一種半導體器件及其制備方法，涉及半導體技術領域，解決了在制造半導體器件的過程中容易導致器件失效的問題，本申請方案通過對SAB膜制備形成有效的保護結構，從而能夠在避免光刻膠脫落對器件性能造成影響的同時，還能夠有效地保護晶圓上無需...

本申請提供了一種基于PNPN結構的靜電放電器件，涉及ESD電荷泄放技術領域，第一P阱和N阱之間形成第一相交邊界，N阱和第二P阱之間形成第二相交邊界；第一離子注入區設置在第一P阱的表面區域，第二離子注入區設置在第二P阱的表面區域，第一N離...

本發明公開了一種光罩顆粒物的去除方法、系統、設備及存儲介質，通過對光罩進行掃描處理，確定光罩上的顆粒物信息，其中，顆粒物信息包括顆粒物數量，以及每個顆粒物對應的顆粒物大小和顆粒物坐標；根據顆粒物數量，以及每個顆粒物對應的顆粒物大小和顆粒...

本發明提供一種半導體結構、半導體器件及半導體工藝方法，方法為：提供氧化硅層位于第一多晶硅層上表面的半導體結構，氧化硅層有側壁垂直于底面、貫穿氧化硅層并延伸于第一多晶硅層內的第一U型槽；向第一U型槽通入包括BCl<subgt;3&l...

本發明提供一種深槽結構、半導體結構及半導體工藝方法，半導體工藝方法包括：提供一包括深槽結構的半導體結構；向深槽結構通入O<subgt;2</subgt;和C<subgt;4</subgt;F<subgt;8...

本發明提供一種平整度檢測方法及曝光方法，通過根據預設的檢測順序確定初始檢測的一曝光單元的表面平整度是否符合預設標準，若是，則將初始檢測的曝光單元作為調平捕獲位置；若否，則對初始檢測的曝光單元周圍的曝光單元進行表面平整度檢測，并將表面平整...

本公開實施例涉及一種校準工具，所述校準工具包括：校準法蘭，所述校準法蘭被配置為：連接于研磨機臺的預設安裝位，所述預設安裝位用于安裝承載晶圓的研磨頭；連接線，第一端連接于所述校準法蘭；鉛錘，連接于所述連接線的第二端，所述鉛錘被配置為：朝向...

本發明實施例公開了一種測試回路異常檢測系統、方法及存儲介質，本發明實施例測試回路異常檢測系統能夠根據測試回路的輸出信號，監測測試回路是否異常。當監測到測試回路異常時，則通過控制放電控制模塊以及開關模塊的方式，斷開測試回路與被測元件之間的...

本申請提供了一種承載平臺裝置，包括：標簽平臺，標簽平臺的頂部均勻分布有若干的凸出結構，若干的凸出結構的頂部處于同一平面，平面用于承載標簽；升降驅動機構，與標簽平臺連接，用于帶動標簽平臺進行升降運動。本技術的標簽平臺頂部具有凸出結構，能夠...

本申請實施例公開了一種電感耦合型等離子體反應腔，該電感耦合型等離子體反應腔包括反應腔、介電窗和控溫裝置，其中，介電窗設置于反應腔上，介電窗上設置有電感線圈；控溫裝置用于對介電窗的溫度進行監控，以對介電窗的溫度進行控制。本方案可以提高電感...

本申請公開了一種機臺曝光穩定裝置，該機臺曝光穩定裝置包括發光模組和機臺模組，其中，發光模組包括一第一發光器件；機臺模組包括若干光刻機，若干光刻機均由第一發光器件提供光源。本方案可以降低不同光刻機進行光刻工藝時的差異性。

本發明提供一種嵌入式閃存器件的制作方法，包括：在襯底上形成高壓NMOS器件的第一柵極和高壓PMOS器件的第二柵極；在無掩膜的條件下向襯底進行高壓PMOS的淺摻雜漏注入，注入同時在高壓NMOS器件的第一柵極兩側的襯底和高壓PMOS器件的第...

本發明公開了一種防止隔離溝槽缺陷的方法及半導體制備方法，其中防止隔離溝槽缺陷的方法包括：提供一襯底；在襯底上形成若干隔離溝槽，隔離溝槽之間為有源區域，有源區域上依次形成氧化物層、氮化硅層和緩沖層；通過干法刻蝕形成隔離溝槽刻蝕形貌；在隔離...

本發明公開一種銅制程后段制備MIM的工藝，包括：在第一基體上進行初次刻蝕處理，以在第一基體上形成MIM所需區域；對形成有MIM所需區域的第一基體進行再次刻蝕處理，并使刻蝕終點停留在第一基體的下極板上；初次刻蝕處理包括：在第一基體的上表面...

本申請涉及一種半導體結構及其制備方法。半導體結構包括：襯底結構、電阻層及阻擋層；電阻層，位于襯底結構的上表面；阻擋層，覆蓋電阻層的上表面，用于阻擋電阻層的揮發。本申請的半導體結構中，在電阻層的上表面形成阻擋層，在半導體結構進行退火處理時...