本申請提供一種器件獲取系統及器件調用方法、器件存儲方法、終端和介質，其中，器件獲取系統包括器件生成模塊、器件檢查模塊和器件仿真模塊；器件生成模塊用于基于調取指令生成器件；器件檢查模塊用于驗證器件；器件仿真模塊用于對器件進行仿真；器件生成...

本申請實施例提供了一種高反向維持DDSCR靜電防護器件和芯片，該高反向維持DDSCR靜電防護器件包括：第一導電類型襯底；第二導電類型埋層；阱結構組，位于第二導電類型埋層上，阱結構組包括多個交替排布的第一導電類型阱與第二導電類型阱；陽極結...

本申請提供了一種掩模版數據確認方法及裝置，方法包括：獲取待轉移到掩模版上的初始圖形；在預設臺階寬度范圍內調整臺階寬度，并按照每次調整得到的臺階寬度來對所述初始圖形進行曼哈頓化處理，以得到曼哈頓圖形；將所述曼哈頓圖形輸入至光學鄰近效應校正...

本發明提供一種半導體器件結構及其制備方法，半導體器件結構包括：基底，基底上具有接觸點；介質層，形成于基底上；接觸孔，形成于介質層中，接觸孔顯露接觸點；金屬層，形成于接觸孔的側壁及底部；接觸孔側壁金屬層的第一厚度與接觸孔頂部兩側金屬層的第...

本申請提供了一種無人搬運車啟停調度方法、裝置及電子設備，涉及運輸控制技術領域，該方法包括：獲取指令信息、停泊站信息、無人搬運車位置信息及指令執行情況；根據獲取的信息確定線上處于空閑狀態的無人搬運車數量以及待執行指令數量；將處于空閑狀態的...

本發明公開了一種LDMOS器件的制造方法及LDMOS器件，屬于半導體技術領域。本發明在漂移區的上表面沉積多晶硅，并對所述多晶硅進行摻雜，以在所述漂移區的上表面形成多晶硅摻雜結構，通過形成多晶硅摻雜結構與漂移區的上表面直接接觸，能夠增大漂...

本申請公開了一種半導體結構及其制備方法。首先，在SOI襯底中刻蝕形成縱向至少貫穿頂部半導體層的溝槽；在溝槽的側壁及底部形成隔離介質層后，選擇性去除底部隔離介質層以暴露硅襯底；若溝槽底部位于埋氧層內，則在去除隔離介質層后繼續刻蝕埋氧層直至...

本發明涉及半導體器件設計制造技術領域，特別是涉及一種具備溝槽漏電極的LDMOS器件結構及制備方法。通過將漏電極集成于漂移區的溝槽之內，形成了具備溝槽幾何特征的溝槽漏電極結構，利用其溝槽結構和內襯氧化層，將器件耐壓時的高電場區域引導至溝槽...

本發明涉及半導體器件制備技術領域，特別是涉及一種P型DEMOS器件制備方法及系統。為了在各個方向上均形成遠離局部氧化硅結構邊界的離子濃度梯度變化區域邊界，完全消除器件在高濃度離子摻雜時形成的耐壓薄弱點，本發明以相同入射斜角，不同的器件方...

本申請提供了一種批量生產設備的生產規劃方法、裝置及電子設備，涉及設備生產規劃管理技術領域，包括：至少從等待時長合理性和生產設備效率最大化兩個方向，對多個目標生產批次進行群組劃分及篩選，得到多個目標生產批次在生產規劃時間段下的可選生產規劃...

本申請提供了一種薄膜電阻的制備方法、裝置、電子設備及存儲介質，包括：對已完成銅互連工藝的晶圓進行化學機械拋光；對經過化學機械拋光的晶圓進行介電材料層沉積，形成介電材料層；在介電材料層上加工形成防形變介質層；在防形變介質層上進行薄膜電阻加...

本申請公開了一種亞穩態消除電路、比較器電路及模數轉換器，涉及電子器件技術領域。亞穩態消除電路包括有效檢測模塊、時鐘信號生成模塊和強制修正模塊，有效檢測模塊的兩個輸入端連接比較器的兩個輸出端，有效檢測模塊的檢測信號輸出端連接時鐘信號生成模...

本申請提供一種薄膜電阻制備方法、電阻器件及設備，涉及半導體制備技術領域，解決了相關技術中所制備的薄膜電阻性能差的問題，本方案能夠通過對目標位置刻蝕形成第一通孔時無需保留該目標位置處的第一CrSi膜層，而是直接刻蝕并停留在介質阻擋層，并通...

本申請提供了一種半導體通孔生成方法、裝置、電子設備及存儲介質，涉及半導體制造技術領域，該方法包括：在后段鋁金屬介質層上，依次生成圖形轉移犧牲層、旋涂型抗反射層以及光刻膠層；利用等離子體刻蝕工藝，對旋涂型抗反射層、圖形轉移犧牲層以及介質層...

本申請實施例提供了一種背照式圖像傳感器的像素隔離結構制備方法及半導體結構，該方法包括：提供襯底，在襯底中形成多個像素結構；在襯底上形成第一介質層薄膜，并在第一介質層薄膜上形成含碳的有機介質層直至填滿深溝槽；對有機介質層進行刻蝕直至低于深...

本申請實施例公開了一種頂層金屬層結構、生成方法以及半導體器件。本申請實施例提供的技術方案通過將頂層金屬層上的頂層金屬呈蛇形布置，并在頂層金屬在蛇形布置的轉角內角設置為第一倒角，在頂層金屬在蛇形布置的轉角外角設置為第二倒角，可有效減少頂層...

本申請公開了一種掩膜組、量測標記結構、形成方法及尺寸量測方法，涉及光刻工藝技術領域。掩膜組包括第一掩膜和第二掩膜，第一掩膜和第二掩膜分別用于深溝槽刻蝕工藝和中溝槽刻蝕工藝，第一掩膜和第二掩膜均設置有量測標記組，第一掩膜和第二掩膜的量測標...

本發明涉及半導體器件技術領域，特別是涉及一種屏蔽柵溝槽VDMOS場板制備方法、系統及結構。目前VDMOS器件的溝槽深寬比過大使得在屏蔽柵多晶硅間隙填充過程中，容易出現底填充孔隙及貫穿溝槽的縫隙，該縫隙導致在后續刻蝕工藝中，屏蔽柵多晶硅頂...

本發明涉及半導體器件制備及測試技術領域，特別是涉及一種N阱與深P阱結測試結構、制備方法及測試方法。上述N阱與深P阱結測試結構在N阱和P阱之間設計了一種特殊深溝槽結構，該深溝槽結構恰好由所述N型外延層表面穿透至所述深P阱層內，使得N阱電流...

本發明提供一種efuse讀寫電路及其讀寫方法，efuse讀寫電路包括至少一個efuse讀寫區塊。efuse讀寫區塊包括：efuse存儲陣列，包括若干個存儲單元；編程控制模塊，包括n個編程控制單元，分別連接各位線的第一端，通過與字線配合選...